Ryzen X: 24 Zen-6-Cores und 288 MiByte L3 auf engstem Raum
Einmal mehr machen spannende Gerüchte zu AMDs kommender Zen-6-Mikroarchitektur ("Morpheus") und darauf basierenden Desktop-Prozessoren der Serie Ryzen X ("Olympic Ridge") die Runde und bestätigen die bisherigen Erkenntnisse.
Einmal mehr machen äußerst spannende Gerüchte zu AMDs für Ende 2026 geplanten Mikroarchitektur Zen 6 alias "Morpheus" sowie darauf basierenden Desktop-CPUs aus der Serie Ryzen X - oder Ryzen 10000 - alias "Olympic Ridge" die Runde, die von dem für gewöhnlich bestens informierten HXL (@9550pro) geteilt worden sind. Für die Leserschaft von PCGH sind das allerdings keine gänzlich neuen Informationen, wenngleich sie jetzt noch einmal etwas mehr ins Detail gehen. Erstmals ist dementsprechend von der Chipfläche ("Die Size") des CCDs die Rede.
Wie bereits zuvor mehrfach berichtet, soll ein CCD ("Core Complex Die") für Ryzen X zukünftig bis zu 12 Zen-6-Prozessorkerne und bis zu 48 MiByte klassischen L3-Cache beherrbergen, sodass selbst ohne 3D V-Cache bis zu 96 MiByte L3-Zwisschenspeicher für bis zu 24 Zen-6-Prozessorkerne zur Verfügung stehen sollen. Das Ganze soll auch dank der 2-Nanometer-Fertigung ("TSMC N2") auf einer Chipfläche von nur 76 mm² realisiert werden, was weniger wäre, als zu Zeiten eines Zen-2-CCDs mit seinen zweimal vier Prozessorkernen. Viele Transistoren auf engstem Raum also.
Mit Zen 6 soll AMD angeblich dazu übergehen, den 3D V-Cache erstmals in zwei Lagen ("2-Hi") zu stapeln. — Moore's Law Is Dead
Ryzen X soll bis zu 12 Zen-6-Prozessorkerne sowie 48 MiByte klassischen L3-Cache pro CCD ("Core Complex Die") möglich machen, welche von 96 MiByte anstatt wie bisher 64 MiByte gestapelten 3D V-Cache ergänzt werden. Da Ryzen X bei den Prozessorkernen bis auf 24 Zen-6-Cores ausgebaut werden soll, kommen dementsprechend zwei CCDs mit doppeltem L3-Cache zum Einsatz.
| Ryzen 9000 Ryzen 9000X3D |
Ryzen X/10000 Ryzen X3D/10000X3D* |
|
|---|---|---|
| Codename | Granite Ridge Granite Ridge-X |
Olympic Ridge Olympic Ridge-X |
| Mikroarchitektur | Zen 5 (Nirvana) | Zen 6 (Morpheus) |
| Prozessorkerne pro CCD | 6 bis 8 | 6 bis 12 |
| Prozessorkerne insgesamt | 6 bis 16 | 6 bis 24 |
| L3-Cache pro CCD | 16 bis 32 MiByte | 24 bis 48 MiByte |
| L3-Cache insgesamt | 32 bis 64 MiByte** | 48 bis 96 MiByte** |
| 3D V-Cache | 64 MiByte (1 CCD) | 96 MiByte (1 CCD), 192 MiByte (2 CCD) |
| L3-Cache mit 3D V-Cache | 96 bis 128 MiByte*** | 144 MiByte (1 CCD), 288 MiByte (2 CCD)*** |
*) nicht offiziell bestätigt. **) ohne 3D V-Cache. ***) mit 3D V-Cache.
Das bedeutet, dass ein Ryzen X mit 12 Zen-6-Prozessorkernen insgesamt 144 MiByte L3-Cache auf einem CCD bietet, während ein Modell mit 24 Zen-6-Recheneinheiten hingegen auf zwei CCDs mit 288 MiByte L3-Cache an den Start geht. Neben dem zukünftig möglicherweise in zwei Lagen gestapelten 3D V-Cache soll auch der klassische L3-Cache mit Zen 6 von aktuell 32 auf 48 MiByte anwachsen.
Zudem wird spekuliert, dass die Ryzen X neben ihren Zen-6-Prozessorkernen je nach Modell über 2 bis 4 LPE-Cores ("Low Power Efficiency") auf Basis von Zen 5 verfügen könnten. Einzig als gesichert gelten allerdings die Fertigungsprozesse, die in 2 nm alias "N2P" für das CCD/CCX und in 3 nm alias "N3P" für das I/O-Die bei TSMC umgesetzt werden. Taktfrequenzen von bis zu 7 GHz sind reine Spekulation.
Im 3. Quartal 2026 könnte es losgehen
Erste CPUs auf Basis von Zen 6 ("Morpheus") und Zen 6c ("Monarch") könnten spät im 3. Quartal 2026 erscheinen und ab dem 4. Quartal 2026 in größeren Stückzahlen den Markt erreichen, so der aktuelle Informationsstand in der Gerüchteküche. Wobei voraussichtlich Epyc 9006 ("Venice") den Anfang machen wird, während die Prozessoren im Consumer-Segment Ende 2026/Anfang 2027 folgen.
Ihre Meinung ist gefragt!
Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.
Quelle: @9550Pro
Glaube auch nicht das der Preis günstig sein wird. Weshalb ich dumm aus der Wäsche schauen werde weil ich diese dann mit dem aktuellen 16 Kerner vergleichen werde bzw würde. Nun aber fürs erste wird es Anfangs bestimmt nur 2 CPUs geben. Villeicht aber wirklich etwas mehr. Der Rest kommt ja erst nach und nach im handel . Interessant wird es dennoch. Villeicht animiert es ja Intel das nach zu machen wer weiß.
Damit könnte es, je nach Szenario / Workload, für viele interessanter sein, sich einen 12C non X3D zu nehmen, als einen 8C X3D oder 10C X3D.
Der 12C wird günstiger sein als ein 10C X3D (sofern es die denn geben wird).
Wenn ich mir die jetzigen X3D Aufpreise angucke, dann dürfte der 12C auf dem Preislevel einer 8C X3D sein.
Sind wir realistisch, ein 12C X3D wird AMD garantiert nicht zu jetzigen Preisen verticken, der wird sicherlich bei guten $599 - $649 liegen. (der jetzige 8C 9800X3D startet damals bei $479).
Ein 12C 9900X startete bei $499.
Gehen wir mal davon aus, dass AMD die Preise etwas anzieht (sofern intel nicht was überzeugendes abliefert):
12C X3D $599 - $649
10C X3D $569 - $599 <-- glaube nicht, dass es den geben wird
8C X3D $499
12C $499
10C $439 <-- der könnte für die meisten Zocker schon mehr als reichen und den 8C X3D in einigen Spielen schlagen.
8C $379
Daher glaube ich schon fast, dass AMD auch den 10C NICHT bringen wird, oder erst viel später, man macht sich ja sonst den 8C X3D kaputt.
Und da die Produktionskosten der kleineren Strukturen höher sind und angesichts des AI-Bedarfs, warum sollte man die CPUs auch günstiger verkaufen? Die Leute haben sich an gewisse Preise schon gewöhnt, von daher kann man jetzt locker nochmal ne Schippe drauflegen (+10%).
Bin jedenfalls gespannt, intel wird wohl auch was konkurrenzfähiges abliefern, dann haben wir endlich wieder etwas mehr Auswahl.
Wenn es dir um PCIe 5.0 geht, dann braucht es eine HEDT- bzw. Workstation-Plattform.
AM5 und LGA1851 bieten max. 24 PCIe 5.0 Lanes, daher kann man ohne die GraKa einzuschränken, auch nur max. 2 mit 5.0 4x SSDs anbinden.
Wenn über die 2 SSDs hinaus, auch 4.0 4x ausreichend ist, sind mit AM5 & LGA1851 auch insgesamt 5-6 SSDs möglich. Über die 2 hinaus, sind diese eben über den Chipsatz angebunden.
Allerdings gibts bei AMD ab insgesamt 3, und bei Intel ab insgesamt 4 SSDs ein potentiellen Flaschenhals. Der Chipsatz ist bei AMD mittels PCIe 4.0 4x angebunden, bei Intel mittels DMI Revision 4 4x oder 8x - hängt vom Board ab, also Augen auf.
Vereinfach kann man sagen, das eine DMI (Rev4) Lane, einer PCIE 4.0 Lane entspricht.
Wenn man bei AMD neben der über den Chipsatz angebundene SSD noch irgendwas andere über den Chipsatz angebundenes nutzt, bspw. eine SATA-SSD oder PCIe-SSD-Erweiterungskarte, dann müssen diese sich die Transferleistung teilen. Bei Intel klappts mit 2 4.0 4x SSDs noch, darüber hinaus greift dann jedoch der Flaschenhals.
Beispiel:
Bei meinem X670E Board könnte ich 4x M.2 SSDs, und eine PCIe-4x-SSD bzw. mittels PCIe-M.2-Adapter eine fünfte 4x M.2 nutzen.
Da ich keine 5.0 SSDs brauche, war mir egal das nur eine dieser 5 SSDs in PCIe 5.0 4x funktionieren würde. Gegen einen Aufpreis, hätte es jedoch auch Boards mit Unterstützung für zwei PCIe 5.0 M.2 SSDs + drei 4.0 gegeben.
Im Falle eines X870(E) sollte man darauf achten, das man den USB4-Controller zugunsten einer SSD optional abschalten kann. Andernfalls ist nur eine PCIe 5.0 4x SSD möglich, ohne die GraKa um 8 Lanes zu berauben.
Die meisten Mainboards bieten diese Wahl bei USB4 nicht, sondern bieten entweder nur eine PCIe 5.0 SSD, oder nehmen der GraKa die Lanes wenn man mehr als eine SSD nutzt - je nach Board ist auch nur 1 weiterer (4.0) M.2 (also insgesamt 2) verbaut, deren Nutzung nicht die GraKa auf 8x beschränkt.
Die Zahl der Mainboards die das abschalten des USB4 zugunsten einer SSD Unterstützen, nimmt jedoch zu. Neben MSI und iirc ASRock, bringen mittlerweile auch andere Hersteller solche Boards.
Da AMD für Zen6 ziemlich sicher an AM5 festhalten wird, ändert sich im Mainstream nichts bei der Anzahl der Lanes.
Bestenfalls kommt ein neuer Chipsatz, welcher PCIe 5.0 zur Anbindung an die CPU unterstützt. Vorsicht: Bisher hab ich von keinem Hinweis gehört, der ein solchen "PCIe 5.0 Chipsatz" auch nur ansatzweise andeutet, oder überhaupt ein neuen Chipsatz.
Von Intel kommt im Laufe des Jahres lediglich ein Refresh der Core-Ultra-200-Reihe, und somit tut sich bei den Lanes sicherlich nichts. Ein neuer Chipsatz kommt wohl auch nicht, gäbe auch kein Anlass.
Der aktuelle HEDT sRT5-Sockel von AMD bieten 48 (Zen4) bzw. 92 (Zen5) PCIe 5.0 Lanes. Dazu kommen zumindest theoretisch noch ein paar PCIe 4.0 + 3.0 Lanes vom Chipsatz, doch die wenigsten Board-Hersteller werden Lanes des Chipsatz nutzen. Die CPUs - speziell Zen5 - bieten mehr als genug für die allermeisten Anwendungsgebiete. Dadurch gibts dann auch kein Flaschenhals durch den Chipsatz.
Wie viele der Lanes effektiv nutzbar sind, hängt vom Mainboard ab.
Die CPUs sind auch ein richtiges "Schnäppchen", mit einem Preis ab ~1200€ (Zen4) bzw. ~1420€ (Zen5).
Intel hat zurzeit kein HEDT im Angebot, da müsste man zur Workstation-Plattform (Xeon) greifen.
Die gibts mit 64 bzw. 112 PCIe 5.0 Lanes. Die CPUs mit 64 Lanes starten bei, vergleichsweise günstigen ~390€.
Mit irgendeiner "NVMe-Unterstützung" von Win11 hat die Bandbreite der SSD überhaupt nichts zu tun.
ich möchte solangsam Lane seitig zu High Performance Desktop Angeboten wechseln. Wieviel Lanes sind das bei diese Plattform? Mit drei NVMEs und einer PCIE SSD zur GraKa dazu ist die PCIE SSD nur noch gedrosselt unterwegs. Die Intel ist zwar eh mehr Storage, dennoch bleibt das ein Mangel.
(oder es liegt das an dieser neuen, nativen NVME Unterstützung von Win 11?)