Intel-Gerüchte: Release zu Rocket Lake und neue Details zu Alder Lake mit 125 Watt TDP und 20 % IPC
Bei den Intel-Gerüchten gibt es heute einen Release-Termin zu Rocket Lake und neue Informationen zu Alder Lake. Letzterer soll weiter bis zu 125 Watt TDP nutzen dürfen und bis zu 20 Prozent mehr IPC-Leistung bieten.
Aus Asien kommt der Hinweis, dass Intel Rocket-Lake-Prozessoren am 15. März veröffentlichen wird. Ob es sich dabei um die Ankündigung handelt oder auch direkt den Verkaufsstart, das lässt man offen. Zum genannten Termin dürfte es dann jedenfalls die Tests geben. Offiziell von Intel heißt es "erstes Quartal" - das sich langsam dem Ende neigt. Die Plattform hatte Intel bereits zur CES angekündigt und in der kommenden Ausgabe der PCGH in gedruckter Form können sie auch bereits die ersten Tests von Hauptplatinen lesen.
HKEPC nannte auch mit September den Zeitraum der Ankündigung für den Nachfolger mit dem Codenamen Alder Lake. Das fällt zusammen mit der Einschätzung von Moores Law Is Dead, dass der Launch im dritten Quartal stattfindet. Die Prozessoren wurden von Gerüchten bereits für Ende des Jahres erwartet und es macht deutlich, dass Rocket Lake nur ein Zwischensprint ist, der auch auf eine Plattform setzt, die mit Alder Lake abgelöst wird. Aufgrund des Hybridkonzeptes und der erwarteten Integration von DDR5 wird ein neuer Sockel fällig - LGA1700. Möglicherweise startet sogar gleich PCI Express 5.0 mit den CPUs im Herbst. Ganz interessant ist hier die Erwähnung, dass PCI Express 5.0 zwar für die Erweiterungssteckplätze gelten soll, nicht aber für die M.2.-Steckplätze. Demnach müsste die CPU 16x 5.0 und 4x 4.0 zur "freien" Verwendung haben sowie die Lanes für den DMI an den PCH.
Alder Lake wird dann in verschiedenen Konfigurationen mit bis zu 8 Core- und bis zu 8 Atom-Kernen verfügbar sein. Die Prozessoren werden voraussichtlich in 10 nm Finfet bei Intel gefertigt. Golde Cove, so die Core-Kerne von Alder Lake, sollen zudem bis zu 20 Prozent mehr IPC bringen. Die Kerne basieren grundlegend auf dem, was in den Tiger-Lake-Prozessoren als Willow Cove verbaut ist und die erweisen sich da wie auch in abgewandelter Form in Rocket Lake als Cypress Cove zumindest in Leaks der Single-Core-Performance als recht fix. Zudem wird erwähnt, dass die Gracemont-Kerne für die seichten Lasten eine IPC auf Höhe von Skylake haben sollen.
An 125 Watt TDP Maximum scheint Intel auch mit dem neuen Sockel festzuhalten. Der Core i9 von Alder Lake mit wahrscheinlich offenem Multiplikator soll jedenfalls diesen Wert erreichen. Auch die Kern-Konfiguration wird kurz angesprochen, liefert aber keine neuen Informationen zum letzten Stand: Von 2+0 (Core/Atom) bis 8+8 ist alles drin; die Atom-Kerne haben derweil kein Hyper Threading. Dazu gibt es eine GT1- oder GT2-GPU von Typ Xe.
Wer auf der Suche nach neuer Hardware ist, sollte im Moment daher genauer analysieren, was er braucht, da Rocket Lake das letzte Hurra für den Sockel wird. Alder Lake ist jedenfalls nicht ewig weit weg, da Intel bereits technische Dokumente auf der Webseite hat, um Partner ins Boot zu holen (via @momomo_us). Testmuster tauchten hier und da auch schon in synthetischen Benchmarks auf.
Abseits der CPU-Sockel machen auch die "Großen" intensiven Gebrauch von Abwärtskompatibilitäten, um einen breiten Marktteil abzudecken. Oder musst du für deine PCI-Express-3.0-Grafikkarte ein spezielles Mainboard kaufen, dass sie mit der PCI-Express-4.0-CPU verbinden kann? Brauchen USB-3.1-Anschlüsse zusätzliche Spezialdatenleigungen, damit -3.0-Sticks erkannt werden? Gibt es Inkompatibilitäten zwischen 3-Pin-Lüftern und 4-Pin-Anschlüssen oder umgekehrt? Nein, nein, nein. Das ist doch gerade eine Stärke des PCs, dass neue Standards oft die alten vollumfänglich beinhalten und dadurch Abwärtskompatibel sind.
Das wir trotzdem noch (viele) USB-3.0-Anschlüsse auf Mainboards haben und nicht (beinahe) durchgängig 3.1, liegt schlicht an den Kosten. In vielen Fällen sind die Controller sogar 3.1-tauglich, weil außer etwas Chipgüte eben nicht viel zwischen beiden Schnittstellen liegt und Neuentwicklungen deswegen alle auf den neuen Standard setzen, aber man spart sich halt das aufwendigere Routing und die Redriver für 10 GBit/s auf dem Mainboard. Genau das Gleiche könnte AMD auch mit einem PCI-E-5.0-Controller in einem AM4-Package machen und nur wenig mehr Aufwand könnte ein DDR5-Controller eine DDR4-CPU befeuern. Oder man bringt eben, in Gegenrichtung, CPUs mit Ryzen-5000-CCDs im Sockel AM5, die die neuen Standards tatsächlich auch nach außen tragen. Technisch alles kein Problem und auch nicht sonderlich teuer, wenn man den neuen Chip mit neuen Fähigkeiten sowieso braucht.
Die Frage ist nur, ob man zum jetzigen Zeitpunkt überhaupt etwas komplett neues produzieren möchte? Denn das ist die Kehrseite: Zwar sind neue Chips zum Teil sehr weit abwärtskompatibel, aber abseits von Prozessor- und Grafikkernen sind neue Chips auch selten. Etwas altes weiterzuverwenden ist halt noch billiger. Intel hat jetzt gerade den Z590 tatsächlich neu gebaut, aber vermutlich ist er nur ein minimal erweitertes Design von 2018. Der B460 und der weiterhin "aktuelle" X299 nutzen 1:1 Silizium von 2017, das seinerseits eine minimale Erweiterung eines 2015er Designs war. AMDs/ASMedias B550 ist mit hoher Wahrscheinlichkeit ein minimal augepeppter Promontory, ebenfalls aus 2017. Und von anderen Schnittstellen-Chips wollen wir gar nicht erst anfangen – der heute als werbewirksames Merkmal genutzte "ALC1200" kam bekanntermaßen schon zu Sockel-775-Zeiten zum Einsatz. Seine HDA-Aschnittstelle zum Chipsatz ist sogar älter als dieser Sockel und es dauert jetzt noch genau sieben Tage, bis ein PCGH-Leser erstmals einen Test in die Hand nehmen kann, in dem ein Audio-Codec sich über dieses Verbindungs-Niveau erhebt. Und stattdessen brandaktuelles USB 2.0 nutzt ...
Das sind die Zeiträume, in denen I/O-Chips aktualisiert werden. Den IOD kann man vielleicht eher mit alten Northbridges vergleichen, schließlich nimmt er ziemlich exakt deren Rolle ein. Aber wenn Taktvarianzen zusammenfasst, haben die auch spielend Marktpräsenzen von 5 Jahren und mehr erreicht. Würde AMD den IOD wie eine echte Northbridge aufs Board löten und CPU-Rebranding vermeiden, würde Ryzen 5000 also einfach weiter bestehen und wir bekämen irgendwann zwischen diesem Sommer und dem Zen-4-(CCX-)Launch Mainboards mit neuem IOD, DDR5 und PCI-E 5, aber altem "zweimal IF"-Sockel.
Wenn das alles so einfach und quasi kostenlos ist warum machen es dann die Hersteller so selten? Einfacher kann man doch dann die Marktbreite kaum steigern und die eigene Chipausnutzung optimieren als wenn jeder Chip auf einmal für alles einsetzbar wäre.
Den Refresh erwarte ich immer noch als besser selektierte ZEN3 CPUs mit etwas mehr Takt. Genau wie bei den 3000er XT CPUs - aber ohne irgendwelche architektonischen Änderungen. Überall 200-300 MHz drauflegen reicht als Übergang gegen Rocketlake wahrscheinlich. Der Showdown ist dann 2022.
Natürlich kannste nen IO entwerfen der 1500 outs hat und mit dem Substrat dann 1000 davon auf AM4 routen und andere 1000 (500 überlappend vielleicht) auf AM5 routen, in den IO einen Speichercontroller für DDR4 UND einen für DDR5 einbauen, vielleicht auch noch PCIe4.0 UND 5.0 und so weiter.
Klar geht das technisch alles. Es ist halt nur wirtschaftlicher Suizid da du in den Chip alles mögliche einbauen musst was alles Diespace kostet und immer nur die Hälfe nutzt je nachdem in welches Package du das Ding pflanzt. Sowas kann in Einzelfällen sinnvoll sein (es gab ja schon öfter Speichercontroller die zwei Standards konnten, sowohl DDR3+4 als auch GDDR+HBM) aber wenn zusätzlich noch verschiedene Interfaces und Pinouts (und Spannungslevel und... ) gefordert sind wie in dem Fall hier kann ich mir einfach nicht vorstellen dass AMD ohne irgendeine Not dahingehend zu haben einen derartigen Stunt hinlegt.
Zweitens erfordern die meisten neuen Standards keine abweichenden Pins. DDR5 benötigt zwar ein paar Leitungen zusätzlich, ist aber weitestgehend ein Superset von DDR4. Solange der Controller intern in der Lage ist, sich für DDR4-Niveau "dumm" zu stellen, kann er entsprechenden RAM also leicht über seine DDR5-Kontakte ansteuern. Das größere Hindernis sind vermutlich die höheren Spannungen des alten Standards. Mir wäre aber von keinem der vergangenen Kombi-Angebote für DDR4+3, DDR3+2, DDR2+1 und DDR1+SDR der Einsatz eines zweiten Speicher-Controllern bekannt, sondern es war immer ein einzelner neuer, aber abwärtskompatibler. Oder glaubst du wirklich, dass Intel in Comet Lake DDR3-Funktionalität aus Skylake-Tagen reinpasten würde, wenn das zusätzliche Transistoren kosten täte? Bei PCI-Express 5 ist es noch einfacher, weil sich nur die Qualitätsanforderungen ändern und Abwärtskompatibilität sowieso Pflichtbestandteil der Spezifikationen ist.
Von daher ist ein kombinierter, neuer IOD für AMD leicht möglich und da es an den Zen3-CCDs auch wenig zu verbessern gibt, ein naheliegender Schritt. Das einzige Gegenargument ist meiner Meinung nach die aktuelle Produktionslage: Für Raphael würde ich keinen 12-nm-IOD mehr erwarten, gerade auch wegen der Datenraten neuer Schnittstellen. 7-nm-Kapazitäten sind aber weiterhin knapp und die Entwicklung eines Übergangs-IODs würde zusätzliche Kosten verursachen, abseits des vorgezogenen Sockelwechsels aber keine Vorteile bringen. Vermeer dagegen ist der Konkurrenz sowieso klar überlegen und kann einfach weiterverkauft werden.
bin extrem auf alder lake tests gespannt!