AMD bestätigt: Der Desktop-Bulldozer Zambezi erscheint erst im vierten Quartal 2011
Wie AMDs John Fruehe, Director of Product Marketing for Server, bestätigt, erscheint der Desktop-Bulldozer Zambezi in Form der FX-CPUs erst im vierten Quartal 2011 - das heißt frühestens Oktober, so wie es die Gerüchteküche seit längerem kolportiert.
Gestern verkündete AMD den Start der Auslieferung der ersten Interlagos-CPUs an den Supercomputer-Hersteller Cray, welcher die Chips unter anderem für den XK6 alias Titan zusammen mit Kepler-GPUs nutzen wird. Hinter dem Codenamen Interlagos verbirgt sich ein MCM-Design (Multi Chip Module), es besteht aus zwei Orochi-Chips, die per HT-Schnittstelle in einem Gehäuse gekoppelt werden. Dadurch erhalten diese das typisch längliche Format, wie es von den aktuellen Magny Cours bekannt ist. Die zweite Gemeinsamkeit ist die Kompatibilität, denn die Interlagos-Chips, welche als Opteron 6200 verkauft werden, passen auf die aktuelle G34-Infrastruktur - das erleichtert und beschleunigt den Wechsel.
In den Kommentaren seines Blog-Eintrages geht AMDs John Fruehe, Director of Product Marketing for Server, zudem auf den Start des Desktop-Bulldozer Zambezi ein: Wie die Server-Pendants auch (abgesehen von den Interlagos' für Cray) werden diese erst im vierten Quartal 2011 verfügbar sein - das deckt sich mit den Gerüchten, wonach die FX-CPUs im Oktober antreten sollen. Wie Fruehe zugibt, sei AMD etwas später dran als ursprünglich gedacht; nicht umsonst wurde gemunkelt, dass der Bulldozer schon im September kommt. AMD selbst hatte auf der Computex verkündet, das der Desktop-Bulldozer bis Ende August im Handel erhältlich sein wird.
Mit einem Launch im Oktober würde AMD den Sandy Bridge E zuvor kommen, wenngleich diese "nur" im Server-Markt in Konkurrenz zu den Interlagos-Chips stehen. Im Desktop-Bereich scheint aktuellen Leaks zufolge die 1155-Mittelkasse mit dem Core i7-2600K als Topmodell von Intel der Gegner zu sein, dafür spricht auch der angebliche Preis von 300 US-Dollar für das Flaggschiff FX-8150.
Quelle: Bulldozer Blog (John Fruehe in den Comments)
Klar ist das sinnvoll, aber leider eben nicht Bestandteil des Gesetzes. Interessant ist Moore's Law eigentlich nurnoch für Grafikkarten, CPUs sind viel zu sehr abhängig von der Architektur. Mit intelligenter Architektur kann man, wie du sagst, ganz unabhängig von Moore's Law mehr Leistung aus der bestehenden Transistorzahl holen.
Wie gesagt, Anwendbar ist das Gesetz in sofern als dass man alle 18-24 Monate mit einem neuem Fertigungsprozess rechnen kann und dieser zu Energieeinsparungen bzw. Leistungssteigerungen führt. Wie viel das ist, hängt halt auch noch stark von ganz anderen Aspekten ab.
Mir ist Moore's Law bekannt. Wenn du die Anzahl der Transistoren vergleichst, halte ich es auch für sinnvoll, den maximalen Output dieser zu vergleichen.
Das sind die Spitzenwerte, ich rede vom Durschnitt. Nachzulesen im CB Test zu Llano http://www.computerbase.de/artikel/prozessoren/2011/test-llano-cpu-leistung/.
Im Cinebench oder bei Truecrypt wischt der natürlich mit nem i5 den Boden auf, aber für uns Privatuser ist der Durschnitt glaub ich interessanter. Und selbst da ist die Skalierung nicht soooo schlecht. Über die Jahre, mit zunehmder MultiCore Unterstützung nähert sich das ja auch im Durschnittswert an die theoretische Steigerung an.
SMT ist hier ein Sonderfall weil einfach nur die Superskalaren Pipelines besser genutzt werden. Und wie gesagt, Moore hat nie von der Leistung sondern nur von den Transistoren gesprochen. Ein Phenom II X4 und ein 2600K haben gleich viele Transistoren, aber der 2600K ist 50% schneller. Das hat und konnte Moore nicht mit einberechnen.
Ein Gulftown nur 37% schneller trotz +50 Prozent mehr Kernen und SMT? Eher 60 bis 70 Prozent, dazu kommt noch AES. Bei etwa 50 Prozent mehr Transistoren recht linear (der i5 hat ja kein SMT aktiv).
Diese "Variation" von Moore's Law ist ja auch Grütze und gilt in für moderne CPUs eigentlich gar nicht mehr. Das wirkliche Gesetz bezieht sich auf die Transistoranzahl, die sich alle 18-24 Monate auf gleicher Fläche verdoppelt (was sie von 32nm -> 22nm auch tut). Nur schlägt sich das bei CPUs und derem typischen Anwendungsprofil eben nicht zu 100% nieder. CPUs müssen intelligent und effizient arbeiten, die Einheiten müssen optimal versorgt werden, out of order muss gut funktionieren, die Caches müssen aufeinander abgestimmt sein etc.
Dass sich durch doppelte Transistoranzahl die Leistung auch verdoppelt, gilt eigentlich nur für sehr einfache Schaltungen/Architekturen/Systeme wie z.B. Grafikkarten. Man haut einfach die doppelte Anzahl an ALUs/TMUs etc. auf die selbe Fläche und das schlägt sich bei entsprechendem Takt und Treiberversorgung dann in einer (annähernden) Leistungsverdopplung nieder.
Von der Leistung und dem Preis hat Moore nie gesprochen, macht auch keinen Sinn, dafür sind die Schaltungen zu verschieden. Das mit der Transistoranzahl hat aber Bestand. So wird Ivy Bridge, trotz deutlich mehr Transistoren (1,4 Mrd.), nur noch 152mm² groß sein, dank 22nm Fertigung (Sandy 216mm², 990 Mio Transistoren, 32nm) . Das wirkt sich im Zusammenspiel mit den Tri Gate Transistoren natürlich sehr positiv auf die Leistungsaufnahme aus und wenn man die GPU, auf die ein Großteil der Transistoren fällt, abschaltet verbraucht das Teil nochmals deutlich weniger.
Um bei deinem Beispiel zu bleiben. der i5-760 hat 780 Mio. Transistoren und eine Fläche von 295mm². Ein Gulftown hat bei gleicher Architektur, die bei CPUs eben extrem wichtig ist und sich nicht durch Moore's Law beschreiben lässt, 1,2 Mrd. Transistoren auf 250mm² und kommt dabei auf 37% Mehrleistung. Ein Sandy Bridge Octacore wird dieses Jahr (also 2 Jahre später) wohl bei gleicher bis leicht höherer Fläche 50-80 Prozent mehr leisten. Mit neuer Architektur aber so ist das nunmal bei CPUs.