AMD Zen 4D/5: Gerüchte um den Gracemont-Konkurrenten fürs heterogene Design
Das heterogene Design kommt bei AMD erst mit Zen 5, die sparsamen Kerne aber könnten schon früher starten - als Zen 4D. Statt eines neuen Designs soll AMD einen "fork" von Zen 4 planen und sich so die Arbeit erleichtern.
Bisher war Stand der Gerüchteküche, dass AMD erst mit Zen 5 auf den Hybrid-Zug aufspringen wird und ein heterogenes Design für x86-Prozessoren vorstellt. Das Big-Little-Prinzip ist damit noch ein Stück weit weg und Intel kann eine Zeit lang recht frei schalten und walten, sollte es erfolgreich sein. Nachdem die ersten Tests von Alder Lake aber positiv stimmen, muss AMD unter Umständen schneller reagieren und das könnte nach jüngsten Gerüchten mit Zen 4D geschehen.
Das D steht dabei laut dem Youtube-Kanl "Moore's Law is Dead" für "Dense", also "Dicht" - wohl eine Anspielung auf die Packdichte. Denn laut der Quelle soll Zen 4D eine Weiterentwicklung von Zen 4 sein, die (wie Intels Gracemont) auf Effizienz getrimmt wird. Durch ein Redesign beim dann auch kleineren Cache soll AMD bis zu 16 Kerne pro Chiplet unterbringen. Durch höhere Transistordichte und niedrigeren Takt soll die Effizienz steigen. Der Deal sei wohl bewusst, etwas Einzelkernleistung gegen mehr Multithread-Power zu tauschen und dabei die gleiche Die-Größe wie bei Zen 4 beizubehalten.
Für AMD hätte ein "Fork" der Zen-4-Architektur den Vorteil, dass man nicht ganz ans Reißbrett zurück muss, während Intel komplett zweigleisig für heterogene und homogene Designs fährt. Mit den Zen-4-Sparkernen könnte man sich potenziell gegen Intels Gracemont stemmen; die einst für Atoms entwickelte Architektur ist um allen Ballast zugunsten der Effizienz befreit, inkl. Hyper Threading. Lässt AMD das in Zen 4D, wäre das potenziell ein Vorteil.
Bergamo soll das erste Produkt werden, dass die Technik verwendet, im zweiten Quartal 2023 starten und dann die Hälfte des Caches haben, den Zen-4-CPUs nutzen können. Ob SMT 2 an Bord ist, sei unklar. Man rechnet damit; es könnte aber auch zugunsten der Effizienz fallen gelassen werden, womit dann 16 Threads reichen müssen. Entsprechend munkelt man auch, dass AVX-512 gestrichen wird, wie es Intel schon bei Alder Lake getan hat. Bei Bergamo könnten dann bis zu 4 Chiplets verbaut werden, womit man 128 Kerne zusammen bekäme. Über den I/O sind dann auch bis zu 12 Kanäle beim Speicher im Gespräch - hier wäre AMD aber generell flexibel.
Wie immer gilt aber, dass die Gerüchte noch recht weit vom fertigen Produkt weg sind und entsprechend wackelig sein können. Die großen Neuigkeiten werden bei AMD ohnehin erst für Zen 5 erwartet. Der Sprung von Zen 4 auf Zen 5 soll laut "Moore's Law is Dead" ähnlich groß sein wie bei Zen 1 auf Zen 2 und 20-40 Prozent mehr IPC bringen. Eine Konfiguration könnte aus 8 Zen-5-Kernen und 16 Zen-4D-Kernen bestehen. Die Technik ist mit Q4 2023 aber relativ weit weg.
SMT4 = 4 Threads pro Kern
usw.
Halb offiziell bezeichnet man vorhandenes aber deaktiviertes SMT auch als SMT1 (hab ich mal irgendwo gelesen). Aber den Term kann man sich eigentlich schenken. Weil das ist halt einfach ohne SMT.