AMD nennt neue K10-Details
München (chr) - AMD hat heute weitere Details zur Architektur der kommenden Vierkern-Prozessoren auf Basis des K10-Kernes bekanntgegeben. Marketing-Manager Giuseppe Amato kündigte unter anderem einen verbesserten Speichercontroller, neue Energiespartechniken und ausgefeilte Virtualisierungsfunktionen an.
Links: ein Barcelona-Kern. Der Mann ist übrigens nicht Giuseppe Amato, sondern Henri Richard.
Der Speichercontroller werde speziell für die vier Kerne eines K10-Prozessors optimiert, sagte Amato bei einer Presseveranstaltung am Freitag in München. Ein als "Faster Data Sharing" bezeichnetes Verfahren ermögliche es, Daten schneller aus dem Speicher zu lesen als bisher. Der Prozessor arbeite dabei mit dynamischen Prioritäten, welche die Zugriffsreihenfolge regelten. Als Beispiel nannte Amato eine Situation, in der zwei Kerne gleichzeitig auf den integrierten Speichercontroller zugreifen wollen. Der eine sende dabei eine Lese-, der andere eine Schreibanweisung. "Bei der K10-Architektur hat der Lesezugriff dann Vorrang, sofern die Vorgänge voneinander unabhängig durchgeführt werden können", sagte Amato.
Die Kerne können Daten direkt aus dem L3-, dem L2- oder den L1-Caches der anderen Kerne lesen. Weil AMDs Architektur einen exklusiven L1-Cache vorsieht, werden die entsprechenden Cachelines anschließend als ungültig ("invalid") markiert. Der Speichercontroller habe zudem einen neuen Prefetch-Puffer. "So können wir bis zu vier Cachelines in den Puffer laden."
Der Barcelona-Chip soll zudem energieeffizienter sein. "Jeder Kern kann mit einer eigenen Frequenz angesprochen werden, für jeden Kern gibt es einen Taktgeber", sagte Amato. Die Spannung sei aber abhängig von dem Kern, der gerade am meisten ausgelastet sei. Darüber hinaus könnten einzelne "logische Einheiten" abgeschaltet werden ("Increased Fine Gaters").
Verbessert wurden laut AMD auch die Virtualisierungsfunktionen. Eine Speicherverriegelungsfunktion ("Device Exclusion Vector") soll dafür sorgen, dass Daten im Speicher bei Einsatz mehrerer virtueller Maschinen voneinander abgeschottet sind. Damit könne zum Beispiel bei Service-Providern sichergestellt werden, dass verschiedene Kunden nicht auf die Daten des anderen zugreifen können. Intel biete zwar eine ähnliche Funktion, doch sei die Technik bei AMD hardwareseitig in den Prozessor integriert und damit schneller, sagte Amato. Wechselnde Speicherzugriffe sollen durch "Nested Paging" beschleunigt werden. Virtuelle Maschinen können damit direkt auf die Speicherverwaltungstabellen ("Page Tables") der einzelnen Kerne zugreifen.
Zudem stellte Amato eine Erhöhung der Hyper-Transport-Verbindungen bei Opteron-Prozessoren von derzeit 5 (zwei Speicherkanäle plus drei kohärente HT-Verbindungen) auf bis zu 8 in Aussicht. Details werde AMD aber erst mit der Präsentation des "Shanghai"-Kernes nennen, eine Erhöhung hänge auch von der Nachfrage der Kunden ab. Zusätzliche HT-Verbindungen dürften vor allem neuen Co- und Stream-Prozessoren im Rahmen des Torrenza-Konzeptes zugute kommen. Bei Shanghai handelt es sich Gerüchten zufolge um einen in 45-Nanometer-Technik hergestellten Chip mit acht Kernen.
Neben Barcelona kommt laut einer AMD-Roadmap "Hawk" als spezieller Mobilprozessor auf den Markt. Der im letzten Jahr angekündigte, komplett neue Mobilprozessor wird unter dem Namen "Griffin" entwickelt und soll 2008 erscheinen.
Amato bestätigte daneben die schon länger bekannten Eckdaten der Vierkern-Prozessoren. Alle Barcelona-Varianten werden demnach auf einen zwei Megabyte großen, gemeinsam genutzten L3-Cache zurückgreifen können, jeder Kern verfügt zudem über 512 Kilobyte L2- und 128 Kilobyte L1-Cache. Als Obergrenze bei der Verlustleistung (TDP) hat AMD 95 Watt vorgesehen. Der Chiphersteller plant darüber hinaus Varianten mit einer TDP von 65 und 45 Watt. Barcelona soll Mitte des Jahres erscheinen, die Desktop-Variante "Agena" wird nach Angaben von AMD im zweiten Halbjahr 2007 auf den Markt kommen.
Bei der Chipproduktion sei AMD bereit für die Umstellung auf 45 Nanometer, doch erfordere der Markt diesen Schritt noch nicht. AMD könne die Vierkern-Prozessoren auch in der aktuellen 65-Nanometer-Technik kostengünstig und in ausreichender Menge produzieren. Erst mit acht oder mehr Kernen sei die 45-Nanometer-Technik möglicherweise sinnvoll, sagte Amato.
Schließlich versprach Amato noch ein Bonbon für Übertakter, ohne dies aber offiziell zu billigen. Mehr darüber bringen wir in der kommenden Printausgabe von PC Games Hardware.
