IDF: Dank 22 Nanometer bald über 50 x86-Kerne auf einem Chip

Intels Entwicklerprogramm "Many Integrated Core" (MIC), früher Larrabee, an dem bis Jahresende etwa 100 Betriebe und Institute mit Supercomputern teilnehmen sollen, geht in die nächste Runde. Ziel des Programms ist, paralleles Programmieren unter x86-Umgebungen zu testen und zu optimieren. Dazu werden von Intel an die interessierten Betriebe PCI-E-Steckkarten und Entwickler-Kits ausgeliefert, die eigens produzierte Mehrkern-CPUs beinhalten. Derzeit handelt es sich um 48-Kern-Prozessoren, die auf der x86-Architektur basieren, also beim Programmieren keine spezielle Codeanpassung benötigen, wie es bei AMDs Stream oder Nvidias CUDA der Fall ist.

Eine der größten Hürden beim massiven Ausbau der Kernzahl ist bei normalen CPUs die Speicherbandbreite. Ob Dualcore oder Quadcore: Immer nutzten die Kerne einen gemeinsamen Cache, über den sie Speicherzugriffe abwickeln. Bei MIC habe man deswegen auf einen Datenring gesetzt, über den die CPUs miteinander und über die PCI-Express-Schnittstelle mit dem RAM kommunizieren können. Weiterführende Infos zum parallelen Programmieren sowie den Programmier-Modellen liefert Intel. Ein Interview über die Multiprozessor-Probleme mit einem Intel-Entwickler hat Tim Anderson in seinem Blog veröffentlicht.

Quellen: Tim Andersons Blog, Intel Many Integrated Core