AMD Ryzen 3000: Weiteres User-Benchmark-Ergebnis zum 12-Kerner
In der Datenbank des User-Benchmarks ist das zweite Ergebnis mit einem mutmaßlichen Engineering Samples eines Ryzen-3000-Prozessors aufgetaucht. Erneut soll es sich um einen 12-Kerner mit zwei Zen-2-Chiplets samt 64 MiByte L3-Cache handeln. Inkonsistent erscheinen die Speicherlatenzen, wobei das am Benchmark selbst liegen könnte.
Schon vor einer Woche war der erste Eintrag eines von AMD stammenden Engineering Samples im User-Benchmark aufgetaucht. Der Codename und die ausgelesenen Daten der Software sprachen für ein Vorserienmuster aus der Zen-2-Familie für den Desktop alias Matisse beziehungsweise Ryzen 3000. Offenbar derselbe Nutzer hat nun die Testergebnisse eines zweiten User-Benchmark-Durchgangs hochgeladen - der Codename und die angegebenen Systemdaten sind identisch.
Ryzen-3000-12-Kerner mit 64 MiByte L3-Cache erneut im User-Benchmark
Der User Benchmark selbst erkennt den Prozessor als 12-Kerner mit 24 Threads. Das spricht für den Einsatz von zwei Zen-2-Chiplets, bei denen entweder zwei Rechenherzen pro Die oder vier innerhalb eines einzelnen deaktiviert sind - die grundsätzliche Wiederverwendung des 8-Kern-Chiplets von Epyc bestätigte AMD bereits. Die Webseite moepc.net, die den Zen-Decoder aktuell hält, geht davon aus, dass das Engineering Sample 2D3212BGMCWH2_37/34_N den kompletten L3-Cache mit 64 MiByte nutze.
Lesenswert: AMD Quartalszahlen: Nicht so schlecht, aber auch nicht gut
Ins Auge sticht eine große Abweichung beim Latenz-Test, der die L1-, L2- und L3-Caches sowie den DDR4-RAM prüft. Die Abfrage eines 16 MiByte großen Musters erzeugte früher noch eine Latenz von rund 20 Nanosekunden, kommt jetzt aber auf hohe 62 ns. Bei 8 MiByte sind es immer noch 20 statt 12 ns. Ein schneller Test aus dem 3DCenter-Forum zeigt, dass ein solches Verhalten auch mit Ryzen-1000- und -2000-CPUs auftreten kann. Eine Erklärungsansatz wäre Zens L3-Cache-Aufbau, der pro Chiplet beziehungsweise CPU Complex (CCX) aufgeteilt wird. Es steht zur Vermutung, dass auch ein Zen-2-Die zwei CCX mit je vier Kernen und 16 MiByte L3-Speicher nutzen wird - AMD wird sich nicht grundlos für eine solche Größe bei Zen (1) entschieden haben. Würde ein Test nur die Cache-Partition eines CCX abfragen, könnte die Latenz niedrig ausfallen. Griffe ein Kern hingegen auf den benachbarten Speicher zu, wäre das deutlich langsamer.
Dieses AMD-Gebashe und "wer Gamer oder Quality-User ist kauft nur von Intel"-Gelaber tut ja schon körperlich weh.
Verstehe selbst als Intel-Nutzer nicht wie man so ignorant sein kann und AMD so unnötig in den Dreck zieht.
Beide Firmen leisten eine gute Arbeit und vom Fortschritt profitieren wir alle.
Aber warum zur Hölle verteidigt man die alte Politik der Quadcores? Seid doch froh, dass jetzt mehr Kerne verkauft werden.
Seht euch die Benchmarks der aktuellen Spiele an - es besteht ein signifikanter Leistungsvorteil gegenüber den alten 4C/8T i7ern.
Der Takt/die IPC wird schon noch steigen. Lasst AMD doch erst einmal liefern.
Der Thread eignet sich übrigens hervorragend um seine Ignorierliste mal zu verfeinern.
Das einzige was sich ändert ist die Fertigung , und das 12 Kerner auf AM 4 laufen .
Und mehr braucht es nicht , damit Amd,ler aus dem Häuschen sind ?
Bin schon mal auf die Gesichter gespannt wenn der sparsame ( geizige ) Amd User sieht das der AM 4 12 Kerner mehr als 200,- Euro kosten wird
2011 waren mir AVX, hohe IPC und ein freier Multi wichtig, beim letzten Upgrade wares es 6 halbwegs schnelle Kerne, deren IPC mindestens auf dem Niveau sein sollten und SMT. So ist es ein Ryzen 1600 für 110€ geworden, selbst ein 2600 wäre in der Rechnung "zu teuer" gewesen.
Ich sehe in Zukunft auch die Möglichkeit eines Latenz-Problemes bei CPUs mit mehreren Chiplets, zumindest betreffend des Nutzens von 12 und 16 Kernern in Games. Das wird aber kein Problem sein, da im Vergleich zum Ryzen 7 2700X Taktrate, IPC und Effizienz bei den 8 Kernern weiter steigen werden, wird das vielleicht die optimale CPU für Gamer zu einem konkurrenzfähigen Preis werden.
Nach der üblichen early adopter - Phase würde ich seitens Intel eher einen 6 Kerner mit SMT, freiem Multi, Taktraten jenseits 4 GHz und einer IPC auf Skylake-Niveau für 130€ fürchten.
Mathematik ist die Wissenschaft der Logik und Strukturen. Wie soll man eine Wissenschaft parallelisieren? Aber mal als Beispiel: die Rekursion f(x_i) = x_i+1 ist nicht parallelisierbar. Jetzt gehe ich aber einfach hin, sofern existent, und transformiere die Rekursion in eine rekurrente Folge. Zack, kann ich alle Folgenglieder parallel berechnen. Auch bei geometrischen Problemen geht das teilweise, wenn man in einen anderen (oftmals) nichtlinearen Raum transformiert. Oder allgemein: ich werfe einen Blick auf andere Kategorien und schaue, ob ich immer noch die gleichen Restriktionen habe.
Mit solchen Aussagen wie "das kann man grundsätzlich nicht parallelisieren" wäre ich vorsichtig.
Dein rekursives Beispiel beschreibt doch aber im Grunde das CPU Rendering. Denn der Job ist pro Folge immer der gleiche. Die Frage ist doch wie du was parallel berechnen kannst. Wenn du in einem Thread x=a+b und danach y=x+c hast, kannst du y=x+c doch nicht auf einen anderen Thread schieben und parallel berechnen, da x dort zum Zeitpunkt der Ausführung noch nicht bekannt. Die Abhängigkeiten machen es eben zum Problem, auch wenn verschiedene Threads mit ihren Berechnungen unterschiedlich lange Zeiten benötigen. Oder habe ich da einen Denkfehler in der Praxis?
Nein nein, dass grundsätzlich nicht parallelisierbar ist wollte ich nicht sagen. Im Bruch kann man Zähler und Nenner auch parallelisieren, aber bei Abhängigkeiten sehe ich die Probleme und darauf basierend entstehen ja Spiele.