Intel Broadwell: Core M noch dieses Jahr, Desktop-Modelle H1/2015, 14 vs. 22 nm, Ausblick auf EUV
Intels kommende CPU-Generation, Broadwell, steht in den Startlöchern und soll in den kommenden Monaten die aktuellen Haswell-Modelle ablösen. Kürzlich hat der Hersteller einige Informationen zu den Verbesserungen des neuen 14-nm-Prozesses, deren Produktion und den daraus resultierenden Veröffentlichungsplänen offenbart und zeigte sich dabei überraschend offen.
Auf dieser Seite
Quelle: Intel
Intel Broadwell: Die-Shot
Ursprünglich hatte Intel die Serienproduktion von 14-nm-Produkten schon im ersten Quartal dieses Jahres erwartet, wie Mark T. Bohr, Technology and Manufacturing Group Director, auf einer Presseveranstaltung am gestrigen Abend erklärte. Allerdings sei es zu Problemen gekommen, die für eine Ausbeute ("Yield") unterhalb der Erwartungen sorgte – die Produktion wäre nicht wirtschaftlich gewesen, so Bohr. Aus diesem Grund wird die erste 14-nm-Generation in Form von Broadwell stark gestaffelt auf den Markt entlassen:
Wie die Gerüchteküche bereits durchsickern ließ, werden bis zum Jahresende die Broadwell-Y-SoCs alias Core M auf den Markt entlassen. Dabei wird erneut betont, dass diese den technologischen Sprung im Vergleich zur 22-nm-Produktion am besten zur Schau stellen könnten. Die Rede ist von Ultrabooks mit einer Dicke unterhalb von 9 mm, welche komplett ohne aktive Belüftung auskommen sollen – ein Prestige-Objekt für Intel, die Luft für die kleineren Bay-Trail-SoCs könnte so allerdings eng werden. Erst im ersten Halbjahr 2015 sollen die Desktop-Ableger folgen, eher gegen Ende denn zum Anfang.
Intel Broadwell: Details zur 14-nm-Fertigung mit FinFETs
Quelle: Intel
Intel Broadwell: Präsentation (19)
Intel nennt seine "3D-Transistoren", welche mit den FinFETs bei Ivy Bridge eingeführt wurden, bekanntlich Tri-Gates. Mit Broadwell werden an diesen erstmals tiefgreifende Veränderungen vorgenommen: Die nunmehr 42 statt 34 nm hohen Fins rücken auf einen Abstand von 42 nm zusammen, vorher waren es 60 nm. Die Angaben eines Fertigungsprozesses gelten für einen Fin selbst, der noch etwas kleiner ausfällt. Dadurch erhofft sich Intel eine gleiche Leistung bei kleinerer Fläche beziehungsweise eine höhere Leistung bei gleicher Fläche – praktisch die Definition eines sogenannten Shrinks. Im Übrigen zeigt sich Intel über die Benennung neuer Fertigungsprozesse ungewohnt offen: Den letzten "echten" stellte jener in 90 nm dar, danach habe man die nächstliegenden, vordefinierten Schritte als Namen verwendet. Die Verbesserung beziffert Intel in der Regel auf den Faktor 0,53, so auch jetzt.
Intel Broadwell: Kleinere Verbesserungen für eine höhere Effizienz
Quelle: Intel
Intel Broadwell: Präsentation (49)
Neben den Stromersparnissen durch die neue Fertigung soll das Turbo- und Power-Management einige Überarbeitungen erfahren, welche sowohl den CPU- als auch den GPU-Teil betreffen. Im Resultat soll die Leerlaufleistung von Broadwell-Y im Vergleich zu Haswell-Y um 60 Prozent reduziert werden. Da sich mobile Geräte meistens in einem solchen befinden, dürfte die Laufzeit erheblich ansteigen.
Außerdem verfrachtet Intel die Spulen und Kondensatoren auf das CPU-Package, wie man es seit Haswell auch von den gesockelten Lösungen kennt und die Stromversorgung effizienter gestalten soll. Dazu kommt eine Art Kasten an der Unterseite - die eigentlich komplett verlötet wird - des SoCs zum Einsatz, der ein Loch im Mainboard erfordert. An sich stellt dies kein Problem dar, lustig wirkt es aber allemal.
Der PCH wird bei Broadwell-Y weiterhin mit auf dem Package untergebracht – da keine Integration in die CPU selbst stattfindet, handelt es sich penibel gesehen nicht um einen richtigen SoC. Der PCH wird weiterhin in 32 nm gefertigt, soll aber trotzdem Verbesserungen gegenüber der aktuellen Generation mit sich bringen. Bis zu 25 Prozent im Leerlauf und 20 Prozent unter Last sollen an Energie eingespart werden.
Ausblick auf neue Fertigungstechniken
Zu guter Letzt gewährt Intel einen Ausblick auf die kommenden Fertigungstechniken. Nach dem 14- soll der 10-nm-Prozess folgen, der als Letzter auf die sogenannte Immersionslithografie setzen wird. Alles darunter sei physikalisch gesehen zu klein, um die Belichtungsmethode beizubehalten. Folglich soll dort die EUV-Lithografie mit ultravioletter Strahlung zum Einsatz kommen, welche von einigen Unternehmen schon seit Jahren entwickelt wird. Die ersten 450-mm-Wafer sollen entsprechend ausgerüstet werden, sodass diese nicht mehr in diesem Jahrzehnt zu erwarten seien. Intel gibt als Fahrplan 2025 an.

Weniger als 10 nm erst 2025?
Ich denke nicht, dass man mit Silicium Strukturbreiten von ~ 1nm sehen wird. Weniger als 10 Atome im Durchmesser wäre doch zu heftig. Wie gering soll denn dann die Yield-Rate aussehen?
Ja, ähm die Yield-Rate... 2000€ pro Chip? Die Jungs von Intel machen das schon
Ich denke 1nm oder vielleicht sogar 0,5nm sind drin...irgendwann.
Abgesehen davon kann man leider den Durchmesser eines Atoms nicht genau bestimmen, da es keine harte Schale hat, sondern eine "weiche" Elektronenwolke, die nach außen immer dünner wird. Man kann also im Prinzip jeden beliebigen Durchmesser behaupten, es gibt keine "richtige" Wahl. Am sinnvollsten ist da noch, den Abstand zweier benachbarter Atome in der Silicium-Kristallstruktur zu nehmen. Hab den gerade mal ausgerechnet. Silicium kristallisiert im Diamant-Gitter mit Zellparameter 543 pm. Der Abstand nächster Nachbarn im Diamantgitter berechnet sich als Sqrt(3)/4*a, also erhält man als Atomabstand etwa 235pm. Der Atomdurchmesser ist der halbe Abstand, also ca. 118pm. Deine Zahl kommt also halbwegs hin.
Ich denke nicht, dass man mit Silicium Strukturbreiten von ~ 1nm sehen wird. Weniger als 10 Atome im Durchmesser wäre doch zu heftig. Wie gering soll denn dann die Yield-Rate aussehen?
Ich denke 1nm oder vielleicht sogar 0,5nm sind drin...irgendwann.