Raven Ridge: Eine Version angeblich mit HBM-DDR4-Kombi-Interface
AMD werde mit der Raven-Ridge-Generation zwei verschiedene APU-Chips auflegen. Beide sollen vier Zen-Kerne samt SMT beherbergen. Die kleine APU sei vorwiegend für das Mobile-Segment gedacht und soll 768 Shader mit DDR4-Speicher vereinen. Eine größere Variante werde für den Sockel AM4 erscheinen und 1.024 Shader behausen. Das Besondere: Neben DDR4 soll auch HBM unterstützt werden.
Nachdem AMD kommendes Jahr die ersten Zen-CPUs in Form von Summit Ridge für den Desktop veröffentlicht haben wird und kurz darauf die ersten Server-Ableger gefolgt sein werden, stehen die ersten Zen-basierten APUs an. Diese werden unter dem Codenamen Raven Ridge entwickelt und sollen gegen Ende 2017 erscheinen. Die italienische Webseite bitsandchips.it, die in Bezug auf Zen schon einige korrekte Treffer hatte, berichtet nun von zwei unterschiedlichen Dies, die unter Raven Ridge aufgelegt werden sollen.
Das an sich wäre bereits bemerkenswert, denn zuletzt hat AMD pro Generation nur einen Chip aufgelegt und mit unterschiedlichen Taktraten sowie Beschneidungen eine Produktfamilie daraus gebaut. Auch mit Summit Ridge soll vorerst nur ein Achtkern-Die und noch nicht etwa ein nativer Vierkerner gefertigt werden.
Das kleinere Raven-Ridge-Die soll rund 170 mm² groß sein und vier Zen-Kerne mit 12 GCN-Compute-Units (768 Shader) vereinen. Das stimmt mit bisherigen Datenbankeinträgen, unter anderem von CPU-Z, überein. Die GPU soll auf Vega-IP basieren und mit DDR4-Speicher gepaart werden. Die APU wird explizit als FP5-Package für den Mobile-Bereich genannt und werde je nach Ausbaustufe eine TDP von vier bis 35 Watt aufweisen.
Der größere Raven-Ridge-Chip sei etwa 210 mm² groß und vereine vier Zen-Kerne mit 16 Vega-Compute-Units, also 1.024 Shadern. Die Differenzierung bei der Die-Größe wäre ziemlich gering, dafür könne die große APU mit HBM umgehen - womit solche Kombiprozessoren den Markt schon früher erreichen würden als bislang angenommen. Auf einem recht kleinen Interposer könnte AMD einen HBM2-Stack mit 4 oder 8 GiByte setzen. Der Arbeitsspeicher werde als DDR4 separat angebunden. Das typische Bandbreitenproblem von APUs könnte so behoben werden. Genannt wird eine TDP von 35 bis 95 Watt, wobei das Ganze für den Desktop-Sockel AM4 erscheinen soll. Unter anderem Apple könnte an einer solchen APU aber auch durchaus für seine Macbooks Pro interessiert sein.
( als micro htpc wäre das nen sehr kräftiger Unterbau , dGPU fordert keinen LP Platz und schon wäre das schön klein ! Sofern die Board Hersteller mal langsam etwas mehr liefern als nur mATX/ATX.)
( als micro htpc wäre das nen sehr kräftiger Unterbau , dGPU fordert keinen LP Platz und schon wäre das schön klein ! Sofern die Board Hersteller mal langsam etwas mehr liefern als nur mATX/ATX.)