DDR4-Standard soll noch 2012 verabschiedet werden
Mit DDR4 wird die JEDEC nach Plan noch 2012 den nächsten wichtigen Speicherstandard für Personal Computer verabschieden. Der Schritt von DDR3 auf DDR4 ist dabei wohl überschaubar. Auf dem Papier stehen Senkung der Spannung und Erhöhung der Taktraten.
Der DDR3-Standard ist schon seit einiger Zeit im Einsatz und Erwartungsgemäß folgt dessen Ablösung mittelfristig im Zuge der technischen Weiterentwicklung. Die für die Speicher-Standards zuständige JEDEC soll nach einem Bericht der EETimes auf gutem Wege sein und eine Verabschiedung sei schon 2012 denkbar.
Wie DDR4 suggeriert, ist es eine Weiterentwicklung der DDR-Technologie. Das bedeutet, dass man höhere Taktfrequenzen und gesunkene Spannung für Arbeitsspeicher erwarten kann. Große Neuerungen sind eher nicht zu erwarten. Genannt wird unter anderem eine Standardspannung von 1,2 Volt. Damit soll sich nach Plan DDR4-2133/DDR4-2667 realisieren lassen. Es soll sogar ab 2013 Module geben, die nur mit 1,0 Volt laufen.
EETimes nennt konkret die folgenden Punkte:
• New JEDEC POD12 interface standard for DDR4 (1.2V).
• Three data width offerings: x4, x8 and x16.
• Differential signaling for the clock and strobes.
• New termination scheme versus prior DDR versions: In DDR4, the DQ bus shifts termination to VDDQ, which should remain stable even if the VDD voltage is reduced over time.
• Nominal and dynamic ODT: Improvements to the ODT protocol and a new Park Mode allow for a nominal termination and dynamic write termination without having to drive the ODT pin .
• Burst length of 8 and burst chop of 4.
• Data masking.
• DBI: to help reduce power consumption and improve data signal integrity, this feature informs the DRAM as to whether the true or inverted data should be stored.
• New CRC for data bus: Enabling error detection capability for data transfers – especially beneficial during write operations and in non-ECC memory applications.
• New CA parity for command/address bus: Providing a low-cost method of verifying the integrity of command and address transfers over a link, for all operations.
• DLL off mode supported.
Wann die Prozessorhersteller auf DDR4 umsteigen, ist hingegen noch offen. Der nächste große Wurf von Intel und AMD dürften jedoch den neuen Standard anwenden.
Quelle: EETimes
Wie war es damals beim Release von DDR3, waren die wesentlich teuerer als DDR2, bin da nicht so informiert.
Das er teurer sein müsste denke ich nicht; das XDR aktuell so teuer ist liegt an den geringen Stückzahlen (vor allem im Vergleich zu DDR2/3) und die hohen RAMBUS Preise zu P4 Zeiten waren einem Speicherkartell zu verdanken
Aber genau diese Idee ist (außer mit RAMBUS
Über die Latenzen von XDR(2) weiß ich nichts- aber wenn du recht hast und sie (noch) schlechter sind ist das natürlich ein großer Nachteil
Das er teurer sein müsste denke ich nicht; das XDR aktuell so teuer ist liegt an den geringen Stückzahlen (vor allem im Vergleich zu DDR2/3) und die hohen RAMBUS Preise zu P4 Zeiten waren einem Speicherkartell zu verdanken
Du kannst an einem Speicherkanal nur einen Speicherkanal nutzen. Die Möglichkeit zur Nutzung mehrerer Module pro Kanal abzuschaffen, wäre einfach nur ein riesen Rückschritt in Sachen Speicherausbau.
Ursprüngliche Ideen scheinen ja gewesen zu sein, dass ein Speichercontroller immer jedes Modul einzeln ansprechen kann, sprich: quad oder hexachannel auf Desktopplattformen, auf Servern vielleicht auch mehr, eben so viel, wie in der Praxis für die jeweilige Plattform in Frage kommt
Bezüglich Modul/Kanal:
Du kannst an einem Speicherkanal nur einen Speicherkanal nutzen. Die Möglichkeit zur Nutzung mehrerer Module pro Kanal abzuschaffen, wäre einfach nur ein riesen Rückschritt in Sachen Speicherausbau.