Sockel 1151: Datenstau, wenn Grafikkarte auf viele Laufwerke trifft? Leserbrief der Woche

15
News PCGH Redaktion Als bevorzugte Quelle auf Google hinzufügen
Sockel 1151: Datenstau, wenn Grafikkarte auf viele Laufwerke trifft?
Quelle: MEV

Tag für Tag erhält PC Games Hardware Anfragen, Vorschläge und Kritik von Lesern. In der Rubrik "Leserbrief der Woche" stellen wir Ihnen wöchentlich einen ausgewählten Leserbrief und bei Bedarf die Antwort eines Fachredakteurs vor. Beachten Sie, dass der Leserbrief der Woche nicht zwangsläufig in der Woche an die Redaktion geschickt wurde, in der er Ihnen an dieser Stelle präsentiert wird.

PCGH-Leser Daniel S. fragt sich, ob die 20 PCI-Express-Leitungen des Skylake-Quadcores Core i7-6700K nicht viel zu wenig für flotte Datenspeicher auf der Basis von M.2 oder USB 3.1 sind, wenn bereits die Grafikkarte 16 Leitungen in Anspruch nimmt.

Der Leserbrief:

"Ich habe eine Frage zu aktuellen Sockel-­1151-Systemen. Die CPU Core i7-67000K hat ja "nur" 20 PCI-Express-Lanes. 16 davon sind für die Grafik­karte reserviert und 4 für das DMI. Wenn jetzt eine Grafikkarte, eine M.2-SSD mit 4 PCI-E-3.0-Lanes, Festplatten, Laufwerke und z. B. USB 3.1 über den extra Controller angeschlossen sind, dann würde es bei gleichzeitigem Einsatz aller Geräte doch zu einem Engpass an Datenleitungen kommen - oder habe ich da jetzt einen Denkfehler drin?"

Die Antwort von Torsten Vogel (Fachbereich Mainboards):

"Auf Sockel-1151-Mainbords fungiert der PCH nicht nur als I/O-Controller mit unter anderem SATA und USB, sondern auch als PCI-Express-Switch. Die vier PCI-Express-­Lanes­ entsprechende DMI-Anbindung zwischen CPU und PCH mündet so in bis zu 20 PCI-Express-Lanes, über die Endgeräte an den PCH angebunden werden. Da USB 3.1, M.2 und Co. selten gleichzeitig ihre mögliche Datentransferrate zu 100 Prozent ausschöpfen, führt die gemeinsame Nutzung der DMI-Kapazitäten in der Praxis selten zu Engpässen. Nur die von einigen Mainboards angebotene Option, zwei oder gar drei M.2-Laufwerke in einem RAID-0-Verbund zu koppeln, erscheint fragwürdig."

Leserbriefe können Sie an redaktion@pcgameshardware.de senden. Der Leserbrief der Woche wird jeden Samstag um 15:30 Uhr vorgestellt. Der Leserbrief gibt nicht die Meinung der Redaktion wieder. Die Redaktion behält sich außerdem vor, Leserbriefe zu kürzen.

15

    • Kommentare (15)

      Zur Diskussion im Forum
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Zitat von gorgeous188
        LaneSharing wurde auch erst mit 1150 eingeführt. Zu Zeiten von 1155 war die Welt noch in Ordnung
        Lane-Sharing ist fast so alt wie PCI-Express selbst. Die ersten Mainboards mit Lane-Sharing zwischen einem primären und sekundären PEG erschienen noch 2004, sonst wären Nvidias SLI und Crossfire gar nicht möglich gewesen. Lane-Sharing zwischen kleineren Erweiterungsslot beziehungsweise Onboard-Controllern gibt es spätestens seit der ersten Core-2-Generation. Seitdem hat es sich zwar immer weiter ausgebreitet, weil immer mehr PCI-Express-Geräte im Einsatz sind, aber die einzige qualitative Änderung war die Einführung von Flex-I/O mit Haswell. Seitdem können auch SATA-Ports des PCHs von Lane-Sharing betroffen sein.
        Zitieren
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Zitat von gorgeous188
        LaneSharing wurde auch erst mit 1150 eingeführt. Zu Zeiten von 1155 war die Welt noch in Ordnung
        Lane-Sharing ist fast so alt wie PCI-Express selbst. Die ersten Mainboards mit Lane-Sharing zwischen einem primären und sekundären PEG erschienen noch 2004, sonst wären Nvidias SLI und Crossfire gar nicht möglich gewesen. Lane-Sharing zwischen kleineren Erweiterungsslot beziehungsweise Onboard-Controllern gibt es spätestens seit der ersten Core-2-Generation. Seitdem hat es sich zwar immer weiter ausgebreitet, weil immer mehr PCI-Express-Geräte im Einsatz sind, aber die einzige qualitative Änderung war die Einführung von Flex-I/O mit Haswell. Seitdem können auch SATA-Ports des PCHs von Lane-Sharing betroffen sein.
        Zitieren
      • Von K12_Beste
        Zitat von Vhailor
        Hat DKK007 schon richtig ausgedrückt.
        Nicht wirklich, wenn jemand keine Ahnugn hat versteht er es danach auch nicht.

        16 Lanes von der APU ist einfach zu verstehen, aber was ist mir den 20 Lanes vom Chipsatz?
        Der Chipsatz ist mit 4 Lanes an die APU angebunden, dort kann es zu Engpässen kommen.

        Zitat
        Bleiben also noch 20 Lanes vom Chipsatz für den Rest.
        Bleiben also noch 4 Lanes von der APU für den Chipsatz, der es per Switch auf 20 Lanes für den Rest aufteilt aufteilt.
        Zitieren
      • Von Vhailor Software-Overclocker(in)
        Zitat von padme
        Steht ja nur genau so in der Antwort von Hr. Vogel, aber trotzdem Danke für die Zusammenfassung,
        Ja, aber nur schwerlich zu verstehen, bzw. kompliziert umschrieben MMn, wenn man die Antwort nicht bereits kennt. Hat DKK007 schon richtig ausgedrückt.
        Zitieren
      • Von AMD-FXler Freizeitschrauber(in)
        Spontan fallen mir da noch die config.sys und autoexec.bat unter Dos und Windows 3.0(3.1) ein

        Bin froh, dass ich ein 2011v3 System hab. Obwohl mir manchmal die alten MS-DOS Zeiten fehlen
        Zitieren
      • Von smutjesmooth
        Zitat von HisN
        Ihr seid alle zu Jung.
        Wenn ich da nur an das leidige IRQ-Problem in alten Zeiten denke^^

        Vier freie IRQs in einem PC^^

        Interrupts-und-IRQs-FAQ
        Ja das Problem kenne Ich auch noch aus meiner Jugend.
        Zitieren
      Direkt zum Diskussionsende
Hoch
  • Print / Abo
    Apps
    PCGH Magazin 08/2026 PC Games 08/2026 play5 08/2026 N-Zone 08/2026 Linux Magazin 08/2026 LinuxUser 08/2026 Raspberry Pi Geek 09/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk