Zen 4 und RDNA 3 - AMD äußert sich in Q&A anlässlich der CES-Keynote zur Zukunft
Im Anschluss an das digitale CES-Event hat sich AMD in Form von CEO Dr. Lisa Su und weiteren Führungspersonen im Rahmen eines Q&As den Fragen der Pressevertreter gestellt. Neben Aussagen zu den jüngsten Übernahmen des Unternehmens und der angespannten Liefersituation gab es auch einige Informationen zur vierten Zen-Generation und RDNA 3.
Auch wenn die CES in diesem Jahr wenig überraschend in abgewandelter Form stattfindet - nämlich digital -, gibt es dennoch viele Neuigkeiten aus der Hardware-Welt. AMD präsentierte auf seiner Keynote bereits neue Produkte in Form der mobilen Ryzen- und Radeon-Vertreter und auch der ewige Rivale Nvidia hat seine Präsentation bereits abgehalten. Bei AMD fand im Anschluss an die Keynote auch noch ein Q&A statt, bei dem sich CEO Dr. Lisa Su und weitere Führungspersonen den Fragen der zugeschalteten Pressevertreter stellte.
Zen 4 - Leistungssuche an allen Ecken und Enden
Der Erfolg der Ryzen-CPUs soll auch mit der vierten Generation der Zen-Architektur nicht enden. Laut Su seien die internen Roadmaps sehr ambitioniert und man fokussiere sich darauf, dass Zen 4 und 5 äußerst konkurrenzfähig werden. AMDs Rick Bergman geht für die weiteren Fragen noch mehr ins Detail und führt aus, dass die anvisierten Leistungssteigerungen im Bereich der IPC wie schon bei Zen 3 aus einer langen Liste von kleinen Performance-Zuwächsen an vielen Stellen resultieren sollen. Man schaue sich alles an, vom Cache über die Sprungvorhersage bis hin zur Ausführungs-Pipeline und sogar der späteren Fertigung - zusammengefasst sollen diese kleinen Punkte für einen gleichwertigen Performancesprung sorgen wie bei Zen 3.
Zen 4-CPUs sollen auch über deutlich mehr Kerne verfügen als aktuelle Prozessoren, auch wenn man noch keine genauen Zahlen nannte. Passend zu Zen 4 soll auch die neue AM5-Plattform an den Start gehen, die mit Unterstützung für DDR5-RAM und USB 4.0 aufwarten wird.
RDNA 3 - Performance pro Watt erneut im Fokus
Zur nächsten großen GPU-Generation RDNA 3 äußerten sich Dr. Su und Bergman ebenfalls. Hier betonte man, dass die Effizienz, also die Leistung im Hinblick auf den Verbrauch, erneut mehr im Fokus stehe, wie es schon bei der RDNA 2-Architektur der Fall gewesen sei. Wenn man sich nur auf die pure Leistung konzentrieren würde, müssten Konsumenten plötzlich neue Netzteile und aufwändigere Kühllösungen kaufen, weil der Verbrauch außer Kontrolle gerät. Außerdem würden dadurch zwangsweise auch die Preise steigen.
Daher verfolge man mit RDNA 3 das gleiche Ziel wie beim Vorgänger und möchte die Perf/Watt-Schraube noch aggressiver drehen. Außerdem habe man noch weitere Pläne im Hinblick auf den Infinity Cache und auch auf KI-Funktionalitäten, die man in Zukunft bei den hauseigenen CPUs und GPUs ausbauen möchte.
Zusammengefasst lässt sich sagen, dass AMD sehr sicher wirkt, wenn es um die Zukunft des Unternehmens und dessen Wettbewerbsfähigkeit geht.
Da gibts dann die aktuell noch fehlenden 65W Zen3 Sechskerner um 200€ als Ryzen 5 6600 non X und als 65W Achtkernereinen Ryzen 7 6700X.
Also möglicherweise auch mit DDR5 und USB4.
Oder man nimmt die neue IOD da für AM4, dann bleibt es bei DDR4, aber dafür mit USB4.
Und was kriegen wir dann 2021 mit Warhol? Nach bisherigem Informationsstand jedenfalls auch keine Neuerungen in den CPU-Kernen.
Oha... wenn das auch im Desktopbereich Fuß fassen soll bin ich so langsam wirklich gespannt wer das noch vernünftig auslasten will. Spiele können das auch mittelfristig sowieso nicht und selbst als Prosumer mit Videobearbeitung usw. bin ich mit 16C/32T jetzt wirklich gut bedient. Ich muss selbst jetzt schon öfter zwei Programminstanzen des Encoders laufen lassen um 32 Threads vernünftig auszulasten und selbst bei sehr günstigem Workload können übliche Endkundenencoder nur maximal 32Threads pro Instanz. Das ändert sich zwar vielleicht irgendwann bei AV1 aber das ist noch ne ganze Weile hin.
Meine Vermutung ist ne andere: Wenn man auf 5nm und darunter wechselt und ein Chipletdesign hat das intern quasi nur Kerne und Cache enthält bekommt man bei "nur" 8 Kernen pro CCD ein Größenproblem - nach unten. Denn in 5nm werden die Chiplets dann so klein, dass die leistungsdichte in den nicht mehr vernünftig kühlbaren Bereich kommt und man auch andere Probleme beim Packaging bekommt.
Und den CCD wieder auf die gleiche Größe zu bringen ginge nur mit riesigen Cachemengen (was andere probleme mit sich bringt und ab nem Punkt auch schlecht skaliert) oder eben mit mehr Kernen (da die Kerne selbst kaum größer werden). Wenn man dagegen 12-16 Kerne in ein Chiplet packt könnte man quasi den gesamten Markt mit einer Single-Chiplet-CPU abdecken. Und eben Threadripper-like Corecounts mit zwei Chiplet-CPUs anbieten aus Prestigegründen.
Hoffen wir mal, dass mutmaßlich monolithische APUs für AM5 wieder regulär verkauft werden und nicht erst mit dem üblichen Jahr Verspätung erscheinen. Sonst könnte es im für Gamer attraktiven 8-bis-12-Kern-Segment einen Mangel günstiger Angebote geben, wenn die MCMs auf teure 16er CCDs aufbauen müssen.
Der L3 Cache ist ja immer relativ groß. Nur der L2 Cache nicht.
Von welcher Quelle hast du das denn? Dann
scheint es halt bei dir nicht so zu sein.
Ich habe 16 000 Videos zum umwandeln,
bei mir bringt das sehr viel.
Aber meistens mache ich nur so 1-2 Stunden so das ich dann mehr als 80 Videos geschafft habe.
Mal sehen wie weit ich gehen werde.