Globalfoundries und Partner planen 14 nm SOI FinFET
Auf dem Common Plattform Technology Forum 2012 wurde die Einführung von FinFETs zeitgleich mit der 14 nm Fertigung für 2014/15 angekündigt, unter Beibehaltung von SOI.
Quelle: Intel
FinFETs (hier in einer Intel-Präsentation) versprechen deutlich verbesserte Schalteigenschaften durch ihren räumlichen Aufbau. Sie werden auch als 3D-Transistoren bezeichnet, obwohl das eigentliche Schaltbild zweidimensional bleibt.
"Common Plattform", eine Entwicklungs-Allianz von Globalfoundries, IBM und Samsung, haben auf einer hauseigenen Veranstaltung ihre Pläne für künftige Fertigungsmethoden präsentiert. Kernstück sind sogenannte FinFETs, Transistoren bei denen die Verbindung von Source und Drain nicht mehr planar unter dem Gate liegt, sondern als schmale Finne mit Gate-Elektroden auf mehreren Seiten gefertigt wird. Vorteil der zusätzlichen Elektrodenfläche ist eine bessere Kontrolle des Stromflusses und damit geringere Leckströme und präzisere Schaltvorgänge, die wahlweise in niedrigeren Stromverbrauch oder höhere Taktraten investiert werden können.
Intel verwendet das Prinzip im Rahmen der Tri-Gate-Technik bereits bei den kommenden 22 nm Ivy Bridge CPUs, Globalfoundries, IBM und Samsung haben sie jetzt für 2014 oder 2015 im Zuge der 14 nm Fertigung angekündigt. Trotz anhaltender Gerüchte, dass sich Globalfoundries komplett auf einfachere Prozesse konzentrieren möchte, soll die neue Technik auch in Kombination mit Silicon on Insulator (SOI) verwendet werden. Dieses Verfahren verwendet eine isolierende Silizium-Dioxid-Schicht zwischen dem eigentlichen Träger und dem für Transistoren verwendeten Teil des Wafers. Ergebnis sind ebenfalls verbesserte Schalteigenschaften durch geringere parasitäre Kapazitäten unterhalb der Transistoren. In der Vergangenheit war es allerdings regelmäßig zu Entwicklungsverzögerungen und anfangs geringen Yield-Raten bei Globalfoundries beziehungsweise AMD gekommen, die auf die SOI-Technik zurückgeführt wurden.
