Intel Itanium auf Poulson-Basis in 32 nm bekommt 50 MiByte Cache

Im Februar 2011 lädt das Institute of Electrical and Electronics Engineers (IEEE, sprich: i triple-e) von der University of Pennsylvania zur International Solid-State Circuits Conference ein. Einer der vielen Gesprächspunkte wird der Entwicklungsstand kommender Hochleistungs-CPUs sein. Hier wartet Intel mit einem neuen Itanium-Prozessor auf, der acht Kerne haben wird, die jeweils multi-threaded arbeiten. Der kombinierte Cache des 32-Nanometer-Prozessors soll 50 MiByte betragen. Im Original-Dokument heißt es auf Seite 19:

An Itanium processor implemented in 32 nm CMOS with 9 layers of Cu contains 3.1 billion transistors. The die measures 18.2 × 29.9 mm². The processor has 8 multi-threaded cores, a ring-based system interface and combined cache on the die is 50 MB. High speed links allow for peak processor-to- processor bandwidth of up to 128 GB/s and memory bandwidth of up to 45 GB/s.

Den aktuellen Itanium namens Tukwila hat Intel erst im Februar vorgestellt. Er hat 2 Milliarden Transistoren, wird in 65 Nanometern gefertigt und weist 30 MiByte Cache auf. Die Bandbreiten liegen jeweils ein Viertel unter den Werten des kommenden Itanium-Prozessors auf Poulson-Basis.

Quelle: Einladung zur ISSCC

Reklame: Verpassen Sie keinesfalls den stets aktuellen PCGH-Schnäppchenführer mit Tiefpreis-Tipps für DVD, Blu-ray und Spiele.