AMD 32 Nanometer: Technikdetails zu Bulldozer und Llano
Der für gewöhnlich gut informierte CPU-Experte Hiroshige Goto hat einige Details zu Aufbau und Stromsparmechanismen von AMDs kommenden 32nm Chips veröffentlicht.
Quelle: pc.watch.impress.co.jp
Blockschaltbild eines K10-Kerns und eines Bulldozer-Moduls. Trotz doppelter Kernzahl besitzt das Bulldozer-Modul nur 33% mehr ALUs und Load/Store-Einheiten, die Ansteuerungslogik ist nur einmal vorhanden. Änderungen in der Leistungsfähigkeit einer jeden Einheit lassen jedoch keine Leistungsabschätzung zu.
Schwerwiegend könnte die Neuigkeit zu AMDs kommender Bulldozer-Architektur sein. Bisherige Diagramme zeigten vier unspezifizierte Pipelines pro Kern, was meist als eine Erweiterung der aktuellen 3-fach-skalaren K10-Architektur interpretiert wird. In der detaillierten Version ist dagegen von zwei ALUs und zwei Load/Store-Einheiten die Rede. Entgegen bisheriger Erwartungen hätte ein Bulldozer-Kern somit nicht 33% mehr Recheneinheiten als ein K10-Kern (mit 3 ALUs und 3 Load/Store-Einheiten), sondern 33% weniger. Eine Zambezi-CPU mit 8 Kernen käme auf 16 ALUs, während ein aktueller Thuban-Hexacore deren 18 besitzt. Unklar bleibt aber weiterhin, welche Änderungen AMD innerhalb der ALUs vornimmt und welche Leistungsfähigkeit die für Spiele wichtigeren FPUs besitzen.
Quelle: pc.watch.impress.co.jp
Kommentiertes Layout eines Llano-Kerns. Alle kernspezifischen Bestandteile sind von einem Ring aus Power-Gating-Schaltungen umgeben, der die vollständige Abschaltung ermöglicht.
Weitere Neuigkeiten gibt es zu AMDs Llano. Dass dieser Gebrauch von Power-Gating machen wird, ist bereits seit Längerem bekannt. Auf der japanischen Webseite PC-Watch finden sich nun nähere Informationen zur Implementierung. Demnach bilden je ein Rechenkern und die zugehörigen L1- und L2-Caches eine Einheit. Sinkt die CPU-Belastung soweit, dass ein Kern abgeschaltet werden kann, werden zuerst die beiden Caches geleert und alle in den Recheneinheiten verbliebenen Informationen in den System-RAM ausgelagert. Nun tritt ein Ring auf Power-Gating-Schaltungen in Aktion und trennt nacheinander Taktsignal, Datenleitungen und die Stromversorgung von der restlichen CPU.
Der Lohn der Mühe: Leckströme fallen nur noch an den Power-Gating-Transistoren an. Die eigentlichen Rechen- und Cachesektionen verbrauchen keinen Strom mehr. Bisherige AMD-Desktop-CPUs können einzelne Kerne dagegen nur heruntertakten. So bleibt es für andere, aktive Kerne möglich, weiterhin auf Inhalte im L2-Cache des ruhenden Kernes zuzugreifen. Der Stromverbrauch bei geringer Belastung sinkt aber nicht in gleichem Maße, wie bei Intels Nehalem-Familie.
Quelle: pc.watch.impress.co.jp
Power-Gating-Sequenz der kommenden 32nm-AMD-CPUs. Die vollständige Trennung einzelner Kerne von der Stromversorgung verspricht großes Sparpotential, erfordert jedoch Zugriffe auf den langsamen System-RAM
Um den Wechsel in den Ruhezustand zu steuern, wird AMD eine spezialisierte Überwachungschaltung einsetzen. Diese überwacht, ähnlich wie Intels PCU (Power Control Unit), kontinuierlich Auslastung und Stromverbrauch einzelner CPU-Bereiche und ermöglicht so zeitnahe Anpassungen an den Lastzustand durch Abschaltung oder auch Übertaktung (Turbo-Modus) einzelner Kerne.
Wegen des Rückgriffs auf den langsamen System-RAM sind die Wechsel in und aus dem Ruhezustand aber mit einer höheren Latenz verbunden als bei aktuellen Intel-CPUs. Diese nutzen im sogenannten C6-State einen spezialisierten, schnellen SRAM zur Aufnahme verbleibender Informationen aus den Recheneinheiten.
Der Grund für AMDs Verzicht könnte in der Cache-Architektur liegen: Intel verwendet eine inklusive Cache-Strategie, bei der alle Informationen der L1- und L2-Caches auch in Kopie im L3-Cache vorliegen. AMDs exklusive Caches vermeiden eine derartige Platzverschwendung und halten Daten jeweils nur in einem Cache vorrätig. Ein einfaches Abschalten eines L2-Caches würde so aber zu Datenverlusten führen.
Hintergrund: Llano
Llano ist der Codename für den ersten Ableger des "Fusion"-Programms. Die "APU" wird eine DX11-GPU-Einheit nach Vorbild der HD5000-Familie und bis zu vier CPU-Kerne der aktuellen K10-Generation vereinen, jedoch bereits im kommenden 32nm-Prozess gefertigt. Damit stellt Llano die direkte Antwort auf Intels aktuelle Clarkdale- und kommende Sandy-Bridge-CPUs dar, die ebenfalls eine integrierte Grafikeinheit besitzen. Details zu den Grafikeinheiten von Llano und Sandy Bridge sind bislang wenig bekannt, nur die verstärkte Integration in die CPU-Struktur (z.B. Anbindung über den L3-Cache) bei letzterem gilt als gesichert. In beiden Fällen dürfte die GPU-Leistung für Spieler uninteressant sein, bei Intel kommen häufige Treiberprobleme hinzu.
Erste Testexemplare von Llano werden bereits ausgeliefert, die Markteinführung ist jedoch erst für Anfang 2011 angekündigt. Angaben zur Plattform wurden bislang keine gemacht, die integrierte Grafikeinheit und die Verfügbarkeit derartiger Informationen für andere Projekte lassen eine Neuentwicklung erwarten.
Hintergrund: Bulldozer
Unter dem Codenamen Bulldozer entwickelt AMD seit einigen Jahren den Nachfolger der K10-Architektur (Phenom, Phenom II). Da letztere "nur" eine Modifikation der K8-Architektur (Athlon 64, K8L oder K9 im Falle des Athlon 64 X2) mit mehr Kernen und L3-Cache war, deren Kernbereich wiederum große Ähnlichkeit zum K7 (Athlon, Athlon XP) aufweist, gilt Bulldozer als größter Schritt in AMDs-CPU-Entwicklung seit Beginn des Jahrtausends. Unter anderem werden je zwei CPU-Kerne zu einem "Modul" zusammengefasst, das sich Ansteuerungslogik, L2-Cache und FPU ("Floating Point", Gleitkomma)-Einheiten teilt. Details zu Implementierung und Rechenleistung sind weiterhin unbekannt. Als gesichert gilt lediglich, dass die Dekoder-Einheiten eins Moduls mindestens zwei Threads bearbeiten und so beide Kerne unabhängig voneinander mit Arbeit versorgen können. Die gemeinsame FPU-Einheit ist zudem zweigeteilt und kann in schnellem Wechsel komplett von einem Kern oder je zur Hälfte von beiden Kernen zeitgleich genutzt werden.
Die Fertigung der ersten Bulldozer-Desktop-CPU wird in 32nm SOI erfolgen und als Plattform kommen Sockel AM3 und voraussichtlich Chipsätze der 8xx-Serie zum Einsatz. Die Auslieferung wird aber erst im ersten Halbjahr 2011 erfolgen.
Der aktuelle Bulldozer wird Version 1.0 der aktuellen Architektur sein, dieses Speculative Multithreading (2 Integercores eines Clusters arbeiten zusammen an einem Thread) ist wohl für zukünftige Erweiterungen geplant.
Oh und by the way: ein Bulldozer Kern ist sehr klein, wesentlich kleiner als ein Nehalem Core!
Entsprechend hätte AMD hier einen gewaltigen Vorteil...
Allerdings für Zambezi die Rede von "4/8 cores", d.h. wenn ein Cluster als ein Kern behandelt wird, bleibt maximal ein Quadcore, ggf. nur ein Dualcore übrig (je nachdem, ob die "4 cores" den anderen Betriebszustand oder einen kleinen Ableger mit weniger Kernen bezeichnet. Ich würde letzteres erwarten). Also wieder ein "Rückschritt" gegenüber Thuban, was die Eckdaten angeht. (die aber eben in Sachen Gesamtleistung nicht wirklich vergleichbar sind)
Llano wird allerdings auch in 32nm SOI gefertigt, das stimmt. Aber es gilt als unwahrscheinlich, dass er für AM3 erscheint (und es dürfte ~unmöglich sein, ihn da mit einem 8xx-Chipsatz zu betreiben)
Allerdings liegen die Quellen fast aller dieser Gerüchte im Dunklen und gerade bei positiven Meldungen über AMD gibt es sehr viele Leute, die diese bereitwillig nachplappern, so dass die Zahl der Wiederholungen trügen kann. Ich persönlich würde eine Aufrüstmöglichkeit nie als gegeben, sondern immer nur als gute Chance für die Zukunft betrachten, solange noch keine Testsamples aufgetaucht sind, die darauf laufen. (siehe z.B. Mainstream Sandy-Bridge: Alle Schnittstellen entsprechen Lynnfield/Clarkdale, die CPUs sehen aus wie Lynnfield/Clarkdale, die Anforderungen an die Plattform soll(t)en die gleichen sein, wie bei Lynnfield/Clarkdale - aber auf einmal hat das Ding leicht versetzte Kerben und der Sockel nennt sich 1155
In diesem Zusammenhang anzumerken: Ganz wenige Quellen sprechen von "AM3r2". Es wird aber ohnehin ein Mechanismus erwartet, der den Einsatz in AM2+ Platinen verhindert (IMC-Grilling mit hochvoltigem DDR2 durch DAUs ruiniert den Ruf) und im AM3 ist Platz für einen entsprechenden Kodierungspin. (AM3r2 wäre dann also die Bezeichung für das neue Package, dass aber in jedes AM3 Board passt)
In der Vergangenheit gab es z.B. auch verschiedene Gerüchte zu GPU-Integrationen in Bulldozer und diese könnten andere Chipsätze erfordern (und einen beschleunigten HT, wenn man auf seperate Leitungen und neuen Sockel verzichten möchte)-
Die besten Aussichten für ein so hohes Integrationsniveau hätte in der Tat Intel, ggf. aber eher umgekehrt: Die haben in den vergangenen Jahren mehrfach GPU-Aufgaben in Software von der CPU berechnen lassen und mit Larrabee haben sie eine (einigermaßen) grafik-taugliche Architektur in der Schublade, die x86-kompatibel ist. Mit Sandy Bridge kommt zudem die Anbinbung über den L3-Cache, was eine schnelle Verteilung von Aufgaben ermöglichen würde. (wie die Anbindung bei Llano aussieht, weiß ich gerade nicht. Möglich, dass AMD da dicht auf den Fersen ist. Aber das x86 Problem bleibt bestehen.)
Abgesehen davon, dass auch AMD Chipsätze verkauft, haben Sockel einfach eine gewisse Lebenserwartung. Der AM? hat jetzt schon einige Jahre auf dem Buckel und es ist durchaus anzunehmen, dass AMD-Ingenieuren einige Schwachstellen aufgefallen sind, die man gerne beheben würde. Die beste Gelegenheit, um einen neuen Sockel einzuführen, ist dann die Einführung einer neuen CPU-Generation, die der Konkurrenz deutlich überlegen ist, denn dann kaufen die Leute sowieso. Bulldozer könnte so eine Generation sein und wenn man baldigen Bedarf an einem neuen Unterbau sieht... - lieber dann, als später gezwungen zu sein, den Wechsel z.B. wärend eines PhenomI-like-Desasters durchzuführen. Da würde man nämlich massiv Marktanteile verlieren.
(Sieht man ja auch bei Intel: Der So775 sollte ursprünglich noch vor dem K8 eingeführt werden, als Netburst gegenüber dem alternden K7 die Oberhand hatte. Und er wurde auch nicht mehr abgelöst, bevor Intel wieder fest im Sattel saß. Mit genereller Geschäftspolitik hatte das aber wenig zu tun, wie man unschwer an den kurzlebigen Schnittstellen davor und ggf. auch danach erkennen kann. Solange man den Markt beherrscht, muss man nicht viel Rücksicht auf Aufrüster nehmen)
Aber danke für die Informationen, was wann wo kommen könnte. Wissen ist besser denn spekulieren
Danke für die Aufklärung