Geforce 2018: Kosten für GDDR6-RAM sollen moderat steigen
Einem Medienbericht zufolge sollen Speicherchips des JEDEC-Standards GDDR6 rund 20 Prozent teurer ausfallen als bisherige GDDR5-Module. 8 GiByte würden knapp 90 US-Dollar kosten. Da steigende Preise üblicherweise auf die Endkunden umgelegt werden, könnten kommende Mittelklasse-Grafikkarten etwas teurer werden als aktuelle Modelle. Nvidia gilt als sicherer Abnehmer von GDDR6-RAM, bei AMD gibt es noch keine konkreten Informationen.
Die Preise für DRAM-Chips sind eigentlich ein recht gut behütetes Geheimnis. Samsung, SK Hynix und Micron nennen öffentlich keine Zahlen. Die grobe Richtung lässt sich bloß anhand des Arbeitsspeichermarkts ablesen. Die Webseite gamersnexus.net möchte nun von internen Quellen aktuelle Preise für verschiedene Speicherstandards erfahren haben, die auf Grafikkarten zum Einsatz kommen. Neben der Nachfrage bei GPU-Minern sollen Speicherengpässe maßgeblich die Verfügbarkeit von Grafikkarten verschlechtert und damit die Preise hochgetrieben haben.
Laut gamersnexus.net müsse ein Boardpartner zurzeit 9 US-Dollar für einen GDDR5-Chip zahlen, der 8 Gigabit (1 GiByte) groß und 8 Gigabit pro Sekunde (Gbps) schnell ist. Für 8 GiByte würden dementsprechend 72 US-Dollar fällig. Vor einem Jahr habe der Preis noch bei 50 USD gelegen. Das würde erklären, warum eine Radeon RX 580/8G nie bei den 250 Euro der RX 480/8G angelangt ist, sondern maximal an den 280 Euro kratzte. Ebenso sind die RX 570, RX 560 und Nvidias Geforce-Modelle teurer geworden. Die Webseite pcgamer.com, die ebenfalls mit Quellen aus der Halbleiterindustrie gesprochen habe, spricht grob von Preisen in Richtung 100 USD für 8 GiByte GDDR5.
Im Falle von Nvidia gilt es als gesichert, dass die kommenden Turing-Grafikkarten auf den Nachfolgerstandard GDDR6 setzen würden. Bei AMD wird man sehen müssen, ob Navi weiterhin teuren HBM2 einsetzt oder GPUs mit GDDR6-Interface erscheinen werden. Gamersnexus.net nennt circa 11 US-Dollar für 1 GiByte GDDR6, sodass die Kosten für 8 GiByte auf 88 USD steigen würden. Das entspräche einem Plus von 22 Prozent, das noch recht moderat ausfiele. Sofern GDDR6 in der neuen Mittelklasse eingesetzt wird, müsste man dort mit etwas höheren Preisempfehlungen aufgrund des RAMs rechnen. Generell ging der Trend in den vergangenen Jahren wieder nach oben. In der Oberklasse setzt Nvidia bereits auf GDDR5X, den Micron exklusiv produziert und der in einer ähnlichen Preisliga spielen dürfte. Zumindest alleine wegen des Speichers sollte eine hypothetische Geforce GTX 2080/1180 also nicht nennenswert teurer werden als die GTX 1080.
Vergleichsweise hoch seien derweil noch Samsungs und SK Hynix' Preise für HBM2. Zwei 4-Hi-Stacks oder ein 8-Hi-Stack (jeweils 8 GiByte Kapazität) sollen 120 bis 150 USD kosten. Zusammen mit den Mehrkosten für den Silizium-Interposer und den Stacking-Prozess würde das erklären, warum AMDs Radeon-RX-Vega-Grafikkarten nicht mehr unter die 600-Euro-Marke kommen. 16 GiByte HBM2 würden schon weit über 200 US-Dollar kosten.
Also von einer JEDEC-Spezifikation bis zum Einsatz dauert es ja normalerweise "ein bisschen". Mal abwarten, erstmal muss man ja was finden, was sich überhaupt mit diesen Taktsignalen befeuern lässt. Aber natürlich ist eine handfeste Spezifikation ein wichtiger erster Schritt und bis man dann die erste Implementierung hat, kann man sie vielleicht sogar schon für irgendwas gebrauchen.
Ohje, an den Namen kannste sowas schon lange nicht mehr ablesen. Namen werden so gewählt dass sie einen Wiedererkennungswert haben, nach "schneller" aussehen und sich gut verkaufen können - nicht so dass sie technisch korrekt sind.
Aber ich muss mich korrigieren - GDDR5 ist technisch noch DDR, QDR ist im Einseatz bei GDDR5X.
GDDR6 kann sogar beides.
Fun-Fact: Die JEDEC hat in ihrer GDDR6-Spec sogar ODR (OctaDataRate) definiert. Aber nur definiert halt im Sinne von den Ausdruck eingeführt/geschützt. Schätze mal das sehen wir dann bei GDDR7...?
Da haste Recht. Das liegt aber nunmal an grundlegenden physikalischen Eigenschaften von DRAM-Zellen. Da kann (und wurde) zwar viel optimiert werden aber hier sind halt keine neuen Größenordnungen mehr drin. Deswegen geht man seit Jahrzehnten ja den Umweg über SDR --> DDR --> QDR (genutzt bei GDDR und ich glaube geplant für DDR5?) und erhöht Nennfrequenzen auf Kosten von Latenzen und baut Architekturen mit dual/Triple/Quad-Channel usw. weil an den eigentlichen effektiven Schaltzeiten von DRAM nunmal nicht mehr viel gerüttelt werden kann.
Wenn Einzelne Zellen nicht mehr schneller werden muss man eben zusehen dass man möglichst viele davon organisiert gleichzeitig auslesen kann. Das ist das, was seit ~20 Jahren gemacht wird.
Ist wie bei NAND: Wenn mans nicht mehr kleiner machen kann ohne dass es nach 50x schreiben tot ist muss mans eben verbreitern/stapeln/dreidimensional anordnen/mehr bits pro Zelle speichern/was weiß ich.