ISSCC: Details zu Intels nächstem Itanium mit acht Kernen und 54 MiB Cache - Bildergalerie, Bild 1

Startseite

CPU

Artikel teilen

Am gestrigen Montag begann eine der wichtigsten Halbleiterkonferenzen - die ISSCC. Im Vorfeld gelangten einige Details zu Intels Poulson-Kern an die Öffentlichkeit

Per E-Mail versenden

5
Zurück zum Artikel

ISSCC: Details zu Intels nächstem Itanium mit acht Kernen und 54 MiB Cache
Permalink

Bild 1 von 3

[Quelle: The Register]

https://www.pcgameshardware.de/CPU-CPU-154106/News/ISSCC-Details-zu-Intels-naechstem-Itanium-mit-acht-Kernen-und-54-MiB-Cache-812762/galerie/1491365/
[21/02/2011] Intel Poulson (3)

5

Print / Abo

Apps

Die Redaktion Datenschutz Artikel-Archiv Datenschutz-Optionen Mediadaten Impressum Utiq verwalten Abo kündigen AGB Inhalt melden Newsletter