Details zu weiteren Sockel-AM3-Piledriver-CPUs geleaked
Fudzilla hat neue Details zu den Taktraten der kleineren Vishera-Quadcores veröffentlicht.
Quelle: AMD
Für 2012 sieht die AMD-Roadmap die Einführung von "Piledriver"-Kernen in Form des Llano-Nachfolgers Trinity und der Bulldozer-Ablöse Vishera vor. Letzterer wird Ende des Jahres auch in den FX 8300 und 8320 zu finden sein.
Vishera, der Sockel-AM3-Ableger von AMDs Piledriver-Generation, soll voraussichtlich im vierten Quartal die Nachfolge der Bulldozer-basierten FX-CPUs antreten. Technische Spezifikationen waren bislang nur vom Topmodell, dem FX-8350 bekannt. Fuad Abazovic von Fudzilla.com, der in der Vergangenheit schon häufiger Details über kommende AMD CPUs vor allen anderen veröffentlichte (damit aber nicht immer richtig lag), berichtet nun auch über die kleineren Ableger FX 8320 und FX 8300.
Bei diesen sind, ebenso wie beim Topmodell FX-8350, alle vier Module und somit acht Kerne aktiv, sowie die vollen 16 MiB Cache verfügbar (8 MiB L3 und achtmal 1 MiB L2 werden erwartet). Im Vergleich zum Topmodell wurden jedoch der Basis- und Turbotakt von 4 respektive 4,2 GHz auf 3,5 respektive 4 GHz beim FX-8320 gesenkt. Für den FX-8300 gibt Fudzilla 3,3 GHz Basistakt und unpassende 3,2 GHz Turbotakt an. Ob hier beide Zahlen vertauscht wurden, oder ob es bei einem von beiden Taktraten zu einem Tippfehler gekommen ist, ist nicht bekannt, der Abstand zwischen beiden Zahlen erscheint jedoch ungewöhnlich klein. In jedem Fall ermöglicht der gesenkte Takt eine Einstufung des FX-8300 in die 95-W-TDP-Klasse, während die beiden größeren Modelle den 125-W-Rahmen bemühen.
Für alle drei CPUs gelten die bekannten Grundeigenschaften: Fertigung in 32 nm SOI, Sockel AM3+ als Basis, DDR3-1866-Dual-Channel-Speicherinterface und Module auf Basis der Bulldozer-Weiterentwicklung Piledriver, die auch bei den Trinity-APUs verwendet wird. Keine neuen Informationen gibt es von den kleineren Hexa- und Quadcores der FX-6300- und FX-4300-Serie.
AMDs Problem dürfte er die insgesamt zu langsame Entwicklung (wie soll man Cachebedarf, Qualität der Sprungvorhersage, etc. für Software beim Launch einschätzen, wenn der erst viele Jahre später stattfindet?) und die mangelnde Qualität der Fertigung - man wird schlichtweg mit höheren Taktraten geplant haben (und vielleicht auch mit weniger Fortschritt bei Intel). Bei letzteren würden frühere Tape Outs und vor allem ein schnellerer Revisionzyklus aber definitiv helfen. Intel kann es sich halt erlauben, selbst die Transistorenebene drei- viermal zu überarbeiten, bevor die Serienfertigung startet und die Verdrahtung wird ggf. ein Dutzend mal variiert. Bei AMD dagegen ist die erste Transistormaske hoffentlich richtig geraten, denn die geht in Produktion, und für die Verdrahtung gibts auch nicht mehr als 2-3 Versuche.
Naja wir müssen halt erkennen das AMD was anderes sucht, in Momment, in 50 jahren zocke ich vieleicht auch noch aber komme nicht mehr klar drauf, freu mich schon drauf auf euch Internetschreiblinge unterlegen zusein in dieser Zeit.
Also fakt ist wohl das der L1 Cache zu klein ist bzw. besser größer wäre.
Das was Intel eben schon macht bevor sie nen neuen Prozessor rausbringen - also die Architektur testen und verbessern - macht AMD eben in 2 Releaszügen. Das ist ebend er Vorteil von Intel wenn man eigene Fabs hat und frühe Tape Outs machen kann. Man erkennt eventuelle Probleme schneller.
Sowas grundlegendes wie Cachegrößen oder den verkrüppelten Decoder könnte man eigentlich lange vor dem Tape Out in Simulationen erkennen. Sowas ändert auch Intel nicht mehr so spät in der Produktion.
AMDs Problem dürfte er die insgesamt zu langsame Entwicklung (wie soll man Cachebedarf, Qualität der Sprungvorhersage, etc. für Software beim Launch einschätzen, wenn der erst viele Jahre später stattfindet?) und die mangelnde Qualität der Fertigung - man wird schlichtweg mit höheren Taktraten geplant haben (und vielleicht auch mit weniger Fortschritt bei Intel). Bei letzteren würden frühere Tape Outs und vor allem ein schnellerer Revisionzyklus aber definitiv helfen. Intel kann es sich halt erlauben, selbst die Transistorenebene drei- viermal zu überarbeiten, bevor die Serienfertigung startet und die Verdrahtung wird ggf. ein Dutzend mal variiert. Bei AMD dagegen ist die erste Transistormaske hoffentlich richtig geraten, denn die geht in Produktion, und für die Verdrahtung gibts auch nicht mehr als 2-3 Versuche.
Sprungvorhersage ect. hat AMD im Vergleich zu X6 beschnitten (Stromverbrauch
das sollte durch mehr takt egalisiert werden.
Und währe selbst dann noch ein Flaschenhals.
Besonders schlimm die Latenzen ect. bei Pagemiss ect. die sind fast doppelt so hoch wie zuvor.
usw. usw.
Also fakt ist wohl das der L1 Cache zu klein ist bzw. besser größer wäre.
Das was Intel eben schon macht bevor sie nen neuen Prozessor rausbringen - also die Architektur testen und verbessern - macht AMD eben in 2 Releaszügen. Das ist ebend er Vorteil von Intel wenn man eigene Fabs hat und frühe Tape Outs machen kann. Man erkennt eventuelle Probleme schneller.
Trinity wird denk ich mal wieder gut werden im vergleich zum Llano, die reihe hat AMD im griff und schaffen es die bessere APU im Paket zu bauen. Die ganz kleinen Prozessoren E-Reihe sind die auch eigentlich besser.
Nur großen Prozessoren bekommen die einfach nicht mehr auf die Reihe. Module statt eigene Kerne, ist zwar, wie man es im Serverbereich sieht sehr gut, aber im Desktop Markt unbrauchbar. Zumindest in der heutigen Zeit, wo noch recht wenig wirklich von vielen Kernen Profiert. Würden alle Programme heute mehr als 2 oder 4 Kerne nutzen und das voll und ganz, würde der BD besser da stehen. Die Architektur kam eindeutig zu früh.