Bulldozer und Bobcat: Offizielle Infos zu AMDs CPU-Architekturen für 2011 - Neue Fakten

Update vom 25.08.2010: Neue Fakten zu Bulldozer und Bobcat
Neue Folien von AMD bestätigen weitere Details zu Bulldozer und Bobcat. Neben der Größe des L1-Caches (pro Modul 64 KiByte für Instruktionen, pro Kern 16 KiByte für Daten) ist nun auch offiziell bekannt, dass der L2-Cache eines Doppelkern-Moduls 2 MiByte fassen wird. Der Data Translation Lookaside Buffer arbeitet vollassoziativ. Neben den Befehlssatzerweiterungen SSE 4.1 und 4.2 wird auch AVX inklusive AES (Advanced Encryption Standard) unterstützt. AES beschleunigt das Ent- und Verschlüsseln und wird bereits von Intels Gulftown sowie einigen Arrandale- und Clarkdale-CPUs unterstützt.

Durch die gemeinsame Nutzung einiger Komponenten eines Doppelkern-Moduls geht natürlich etwas Leistung verloren. AMD spricht davon, im Schnitt rund 80 Prozent der Leistung gegenüber zweier Einzelkerne zu erreichen - bei einem kosten- und energieeffizienteren Design. Abhängig von der Leistungsaufnahme sollen Bulldozer-Kerne auch dynamisch über den Standardtakt hinaus "übertaktet" werden - mit einer höheren Flexibilität als noch bei Thuban-CPUs.


Bobcat wird die Befehlssatzerweiterungen SSE1, SSE2, SSE3, SSSE3 und SSE4A unterstützen und über 32 KiByte L1-Daten-Cache (8-fach assoziativ) und 512 KiByte L2-Cache (16-fach assoziativ) pro Kern verfügen. Um Energie zu sparen, wird der L2-Cache, der rund 40 Prozent der Fläche eines Bobcat-Kerns belegt, nur mit der halben Taktfrequenz angesprochen. Bei einer fehlgeschlagenen Sprungvorhersage sollen 13 Taktzyklen vergehen, Ladevorgänge aus dem L1- beziehungsweise L2-Cache benötigen 3 beziehungsweise 17 Taktzyklen. Von Low-Power-C6-Unterstützung und Core-Power-Gating erhofft sich AMD eine besonders geringe Leistungsaufnahme.

Original-Artikel vom 24.08.2010: Offizielle Infos zu AMDs CPU-Architekturen für 2011
Im Rahmen der vom 22. bis 24. August stattfindenden Hot-Chips-Konferenz in der Stanford-Universität präsentierte AMD Offizielles zu den CPU-Architekturen Bulldozer und Bobcat - darunter wenig Neues, aber immerhin viel Bekanntes beziehungsweise erneut Bestätigtes, was darauf hindeutet, dass im Hinblick auf die Marktreife momentan nur noch Fein-Tuning ansteht.

Bulldozer
Zambezi - so der Name des Desktop-Ablegers mit vier bis acht Kernen - kommt für den Sockel AM3+ (nicht AM3), unterstützt DDR3-RAM und wird im 32-Nanometer-Verfahren hergestellt. AMD attestiert Bulldozer gegenüber der aktuellen Server-CPU-Reihe Magny Cours aufgrund einer Erhöhung der Kernanzahl um ein Drittel eine rund 50-prozentige Leistungserhöhung. Ob die Mehrleistung neben der Kernvermehrung eher unterschiedlichen Taktraten oder Architektur-Optimierungen angerechnet werden darf, ist derzeit noch nicht bekannt.

Eine der wesentlichen Änderungen betrifft den Grundaufbau des Prozessors, der sich aus Modulen mit je zwei Kernen zusammensetzen wird. Achtkern-Varianten von Zambezi bestehen also aus vier Doppelkern-Modulen, die auf einen gemeinsamen L3-Cache und Speicher zugreifen werden. Innerhalb der Module teilen sich die zwei Kerne die Ansteuerungslogik, den vermutlich 1 bis 2 MiByte großen L2-Cache und die aus zwei 128-Bit-FMAC-Einheiten bestehende Fließkommaeinheit. Sie kann bei Bedarf komplett von einem Kern in Anspruch genommen werden.


Bobcat
Ein anderes Ziel als Bulldozer verfolgt AMD mit Bobcat. Diese Architektur zielt auf Mobilgeräte und energieeffiziente Kompaktrechner ab. Dies soll mithilfe einer - das ist der offiziellen AMD-Präsentation nicht zu entnehmen - auf 40 Nanometer reduzierten Strukturgröße und eines effizienten Aufbaus gelingen: AMD spricht vage davon, 90 Prozent der Leistung aktueller Mittelklasse-CPUs mit weniger als der halben Chipfläche erreichen zu können.

Bobcat ist allerdings nur ein Teil der APU (Accelerated Processing Unit) mit dem Codenamen Ontario. Der Begriff APU weist da­rauf hin, dass gemäß des Fusion-Konzepts in dem Die eine CPU und eine Direct-X-11-taugliche GPU sitzt, die vor allem Fließkommaberechnungen schneller ausführen soll. Bobcat hat Intels Stromspar-Chip Atom einiges voraus, darunter die Fähigkeit, Befehle per Out-of-order-Ausführung, also nicht zwangsläufig in der Eingangsreihenfolge, abzuarbeiten. Eine höhere Pro-MHz-Rechenleistung ist daher wahrscheinlich. Besonders sparsame Varianten des Bobcat-Kerns sollen weniger als ein Watt benötigen.

Ein von AMD erstelltes Video fasst den Inhalt der Bulldozer-/Bobcat-Präsentation zusammen: