AMD Opteron: Neue SoCs mit GCN-Grafikeinheit und ARM-Kernen für Server kommen 2015
AMD hat auf der Supercomputing Conference 2013 zwei neue Opteron-SoCs - namentlich Toronto und Cambridge - in einer Roadmap gezeigt. Während es sich bei Toronto um einen Kaveri-Nachfolger mit Excavator-Modulen und verbesserter GCN-Grafikeinheit handelt, ist Cambridge ein Chip, bei dem ARM-Kerne zum Einsatz kommen.
Der Prozessorhersteller AMD wird laut einer auf der Supercomputing Conference 2013 gezeigten Roadmap sein Server-Segment 2015 mit zwei neuen SoCs erweitern. Dabei handelt es sich zum einen um die Serverversion des Kaveri-Nachfolgers Carrizo und einen Chip mit ARM-Kernen für sogenannte Mikroserver. Ersterer hört auf den Namen Toronto und setzt auf eine Grafikeinheit auf Basis der aktuellen Volcanic Island-Architektur. Eingesetzt werden soll der Chip in Modulen für sogenannte Moonshot-Systeme, wo er direkt auf den BGA-Sockel gelötet wird.
Neben DDR3- wird Toronto auch DDR4-Speicher unterstützen, was insbesondere der integrierten Grafikeinheit helfen sollte, eine höhere Leistung zu erzielen. Obwohl inzwischen viele HPC-Anwendungen OpenCL nutzen und dadurch integrierte GPUs sinnvoll verwenden können, wird es auch Toronto-Varianten ohne Grafikkomponente geben. Derartige Derivate entwickelte AMD bereits bei Berlin und Seattle. Laut Roadmap befindet sich die Southbridge, die normalerweise Teil des Chipsatzes ist, bei Toronto in der CPU. Dadurch ist diese als SoC - also als System on a Chip - zu klassifizieren. CPU-seitig fährt Toronto zwei Excavator-Module mit insgesamt vier Kernen auf.
Mit Cambridge bietet AMD ab 2015 einen Mikroprozessor feil, in dem statt x86-Kernen solche mit ARM-Architektur ihr Werk verrichten. Bisher ist nur wenig über den Seattle-Nachfolger bekannt. Denkbar wäre, dass er erstmals von AMD selbst entwickelte ARM-Kerne mit einer 64-Bit-Architektur nutzt und im 20-nm-Verfahren vom Band läuft.
Wenig Neues gibt es unterdessen an der Serverfront mit zwei oder vier Sockeln zu berichten. Hier hält AMD anscheinend an den Warsaw-Opterons fest, die 2014 die Abu-Dhabi-Prozessoren beerben. Im Vergleich zum Vorgänger schickt Warsaw aller Voraussicht nach lediglich eine etwas höhere Effizienz bei leicht gesteigertem Takt ins Rennen. An der Piledriver-Technik ändert sich nichts.
Quelle: Golem
Du hast bei DDR4 nen Training dabei. Bei DDR3 nicht. Das macht die Sache kompliziert.
Ich wüsste nicht, wo DDR4 niedrigere (oder auch nur andere) Anforderungen an eine Verbindung stellt, als DDR3 innerhalb der Jedec-Spezifikationen.
DDR4 braucht mehr Pins als DDR3 wegen den differenziellen Leitungspaaren.
Ich halte es für sehr gewagt, bei den Taktraten die zwei unterschiedlichen Standards über die gleichen Pins laufen lassen zu wollen. Das Package so zu designen, dass das dann auch funktioniert muss dann die Hölle sein, wenn überhaupt möglich, wo ich so meine Zweifel habe.
PIN-kompatible Sockel bzw. ein Sockel, der beides ermöglicht, wäre technisch jedenfalls kein Problem. Schließlich muss man die paar zusätzlichen Adern von DDR4 nicht belegen, sondern kann alternativ nur die für DDR3 aktivieren und die Datenleitungen unterscheiden sich auch erst kurz vor den Slots.
Da muss erst das Mainboard festlegen, welcher Standard genutzt wird - bis zum Sockel könnte man es einheitlich halten.
Meine persönliche Aufmerksamkeit hat AMD jetzt jedenfalls erstmal wieder.
P.S.:
Gehäuftes Vorkommen der Buchstaben A und D in Präsentationen zu neuen Opterons hat meist nichts zu sagen, die Ns muss man halt einfach mal übersehen haben
Ja, der DDR3/DDR4 Controller ist schon SEHR seltsam...
Eigentlich kann man sowas NICHT erwarten. Spricht für mich für zwei Sockel.
Naja, vielleicht schreib ich heute noch was zu dem zweiten Video, das ich gefunden habe. Da kommen so schön oft die drei Buchstaben "A" "D" & "N" vor