Nvidia Pascal: Samsung schrumpft GPUs auf 14 nm - Bericht
Zwar hatte Nvidias Pascal-Chips durch den 16 nm FinFET-Fertigungsprozess bereits an Energieeffizienz gewonnen, dennoch hat man sich nun dazu entschieden, die Chips von Samsung optisch auf 14 nm zu verkleinern. Ob diese kleineren Chips dann in Ti-Karten oder der nächsten Generation zum Einsatz kommen, ist noch unklar.
Nachdem die erste Generation von Nvidias Pascal-GPUs von TSMC in deren 16-nm-FinFET-Verfahren hergestellt wurden, wird die nächste Auflage von Pascal nun wohl von Konkurrent Samsung produziert. Wie die südkoreanische Zeitung "Chosun Biz" in Berufung auf ungenannten Quellen berichtet hatte, würde Samsung die Chips demnach verkleinert in 14nm-FinFET herstellen.
Da keines der beteiligten Unternehmen unmittelbar für eine Stellungnahme erreicht wurde, bleiben einige Fragen offen für Spekulation. So wäre beispielsweise interessant, welche GPUs von Samsung neu hergestellt werden - der GP104 aus der GTX 1080, der GP102 aus der GTX 1080 Ti, der GP100 aus der Tesla P100 oder der GP106 aus der GTX 1060? Des weiteren ist nicht klar, in welchen Grafikkarten die 14-nm-Chips zum Einsatz kommen. Denkbar wäre ein Upgrade im Rahmen von "Ti"-Karten, nicht unmöglich jedoch auch eine neue Generation GTX 11XX.
Böse Stimmen behaupten bereits, dass bei Samsungs 14-nm-LPP (Low Power Plus) kaum Platzersparnis gegenüber TSMCs 16FF+ bringe. Dementsprechend gering würde auch der Zugewinn an Effizienz und Leistung ausfallen. Nichtsdestotrotz berichtet Chosun Biz weiter, dass die Pascal-GPUs von Samsung noch Ende des Jahres in Produktion gehen sollen. Sollte dem so sein, sind Informationen zu Nvidias Plänen bald zu erwarten.
Quelle: Reuters
Das ist zwar schön und gut das man das machen kann, aber ich würde mir wünschen das die Karten von Haus aus optimiert wären, so wie es bei Nvidia ist.
Der Prozeß bezeichnet die kleinste herstellbare Strukturbreite.
Das mit Source und Drain hab ich noch nie gehört und wüßte auch nicht, wo das stehen sollte.
Die Gatelänge stellt zwar ein Maß dafür dar, ist aber so nicht konkret festgelegt in der Halbleitertechnologie, jedenfalls so lange ich studiert habe.
Konkret festgelegt (im Sinne von was genau zählt wie zu messen ist) ist da eh nichts, das ist im Prinzip alles nur Marketingbullshit. so wie früher die 120W PMPO Lautsprecher, die nur 2-3W real hatten (gut, ganz so krass ist es bei der Strukturbreite doch nicht).
Der Prozeß bezeichnet die kleinste herstellbare Strukturbreite.
Das mit Source und Drain hab ich noch nie gehört und wüßte auch nicht, wo das stehen sollte.
Die Gatelänge stellt zwar ein Maß dafür dar, ist aber so nicht konkret festgelegt in der Halbleitertechnologie, jedenfalls so lange ich studiert habe.
Das ist zwar schön und gut das man das machen kann, aber ich würde mir wünschen das die Karten von Haus aus optimiert wären, so wie es bei Nvidia ist.
In der Theorie ist der breite, aber niedrig getaktete Weg wesentlich effizienter, solange der Rest grob vergleichbar bleibt.
Es liegt sehr wahrscheinlich primär an der grundlegenden Architektur, Sekundärfaktoren wie die Implementierung und der Prozess wirken sich natürlich auch positiv bzw. negativ auf das Taktverhalten aus.
Durchaus wird es interessant zu sehen sein, mit welcher Spannung und Taktfrequenz die kleinen Pascal-Chips ausgestattet werden.
Gespart hat man an der Texturierleistung und es gab keinen Chip mit vielen FP64-Einheiten.