Ryzen & Epyc: AMD forscht an Chiplet-Design mit aktiven Interposern

AMD, Intel und Nvidia forschen intern alle an sogenannten Chiplet-Designs, bei denen ein (Grafik-)Prozessor nicht mehr aus einem einzelnen Siliziumchip, sondern aus mehreren "Chipchen" ("Chiplets") besteht. Ein solcher Aufbau könnte in Zukunft wichtig werden, wenn sich die Fertigungsprozesse den physikalischen Grenzen nähern und die Chiphersteller zusehen müssen, wie sie trotzdem leistungsfähigere CPUs beziehungsweise GPUs auf den Markt bringen. Zudem lassen sich so leichter Exascale-Supercomputer realisieren. Was theoretisch schon machbar wäre, ist in der Praxis allerdings schlechter nutzbar: Vor allem bei GPUs treten zum Beispiel schnell Bandbreiten und Latenzprobleme auf. Im CPU-Bereich ist der Verbund von mehreren Dies schon etwas gängiger, zuletzt bei AMDs Ryzen-Threadripper und Epyc-Prozessoren. Auch dort gibt es jedoch Nachteile: Die Kommunikation zwischen den Dies ist eingeschränkt, zudem stellt jeder Die einen kompletten Prozessor mit eigenem Speicher-Controller und I/O dar.

Quelle: seal.ece.ucsb.edu Passiver vs. aktiver Interposer In einem Paper stellen AMD-Forscher zusammen mit Ingenieuren der University of California ein Konzept vor, wie sich das Chiplet-Konzept bei Prozessoren weiter ausbauen lassen könnte (via techpowerup.com, guru3d.com). Dazu wollen sie wie bei GPUs mit HBM(2)-Speicher auf Silizium-Interposer setzen, welche die Datenrate zwischen den verschiedenen Chiplets deutlich erhöhen. Anders als bisherige Lösungen sollen diese Interposer aber "aktiv" und nicht "passiv" ausgeführt werden. Das heißt, die Router-Logik wird von den eingesetzten Dies auf den Interposer ausgelagert. Letzterer leitet damit selbst den Datenfluss und lässt die Daten nicht nur "dumm" durch. Bei Chiplets sei das essenziell, weil ansonsten sprichwörtliche Netzwerkstaus im Interposer auftreten könnten. Bliebe die Router-Logik in den Dies, würden sie an Flexibilität verlieren, sodass man verschiedene Chiplets nicht mehr wie gewünscht zusammenwürfeln könnte, sondern jedes Produkt aufeinander auslegen müsste.
Quelle: seal.ece.ucsb.edu Verbesserte Ausbeute durch Chiplets (Achtung: Die Fehlerquoten beziehen sich auf Quadratzentimeter, nicht -millimeter [Schreibfehler]) Die Forscher berechnen die Verbesserungen anhand eines hypothetischen 8- Kern-Prozessor mit zwei 4-Kern-Chiplets sowie eines 32-Kerners mit vier 8-Kern-Chiplets gegenüber monolithischen Lösungen - in letzterem Fall ist das theoretischer Natur, da Epyc bereits aus mehreren Dies besteht, aber eben nicht wie eine große, monolithische CPU behandelt wird. Bei einem ausgereiften Fertigungsprozess (wie 14 nm jetzt einer wäre) mit einer Fehlerquote von 0,2 Fehlern pro cm² auf dem Wafer steige die Ausbeute voll funktionstüchtiger Achtkerner um 18 Prozent. 36 Prozent weniger CPUs wiesen kritische Defekte auf, die sie unbrauchbar machten. Bei einem neuen Fertigungsprozess (wie 7 nm jetzt einer wäre) mit durchschnittlich 0,5 Fehlern pro cm² lägen die Faktoren bei 1,46 beziehungsweise 0,62. Noch größer seien die Vorteile bei 32-Kernern: Die Ausbeute voll funktionstüchtiger CPUs steige um 98 respektive 294 Prozent, die Zahl unbrauchbarer Exemplare sinke in beiden Fällen um 58 Prozent. Neben der höheren Ausbeute sollen sich die CPUs auch besser selektieren lassen. Gegenüber 8-Kern-Dies würden 4-Kern-Chiplets doppelt so häufig das anvisierte Taktziel erreichen.
Quelle: seal.ece.ucsb.edu Kosten für Chiplets mit verschiedenen Interposern vs. monolithischer Die (CPU-Siliziumchips alle im selben Prozess gefertigt); höhere Ausbeute außen vor gelassen Letztendlich sind aktive Interposer noch nichts für die nahe Zukunft. Die Forscher sagen jedoch explizit, dass sich die Technik wirtschaftlich schon bei Mainstream-Produkten lohnen könnte. Interposer müssen nicht in modernen Prozessen gefertigt werden, da ihre Größe durch die Chiplets limitiert wird, sie sich also nicht beliebig verkleinern ("shrinken") ließen. Selbst 40 oder 65 nm stellten also kein Problem dar. Selbst dort könne der überschüssige Platz noch für redundante Schaltkreise genutzt werden, um die Ausbeute zu erhöhen. Ein Achtkern-Die mit zwei 4-Kern-Chiplets und 40- oder 65-nm-Interposer sei in der Produktion 10 bis 20 Prozent teurer als eine monolithische Ausführung - dabei handle es sich um die reinen Fertigungskosten, ohne den höheren Yield und das bessere Binning zu betrachten. Im Bereich von 32-Kernern seien die Vorteile natürlich noch viel ausgeprägter, wobei die aktuelle Lösung bei Epyc ohne Interposer die günstigste Lösung darstellt - mit den genannten Nachteilen.

Artikel teilen

Ryzen & Epyc: AMD forscht an Chiplet-Design mit aktiven Interposern In einem Paper hat sich AMDs Forschungsabteilung zusammen mit Ingenieuren der University of California mit dem Thema Chiplets bei Prozessoren auseinandergesetzt. Ein Chiplet-Konzept kommt bereits bei Ryzen Threadripper und Epyc zum Einsatz, die mehrere Dies nutzen. Das Konzept ließe sich durch den Einsatz von aktiven Interposern weiter ausbauen, was diverse Vorteile bringen könnte.

Per E-Mail versenden

9